[发明专利]为包括多个数据位和地址位的块生成错误码的装置和方法

摘要

提供了为包括多个数据位和地址位的块生成错误码的装置和方法。装置具有：块生成电路，生成包括多个数据位和地址位的块；及错误码生成电路，接收块和包括多行掩码行的掩码阵列，应用错误码生成算法来生成针对块的错误码。错误码包括多个校验位，每个校验位使用块及掩码阵列的相应掩码行来确定。每个掩模行包括多个掩码位，每个掩码位与块的对应位相关联。至少一行掩模行的掩码位值受到限制，以确保当块的所有数据位具有相同值时，由错误码生成电路生成的错误码具有至少一个具有与数据位的值不同而与地址位的值无关的值的校验位。除支持数据位中的错误的检测和/或校正外，此方法还允许检测存储器地址解码错误、检测存储器输出中卡于0或1的错误。

主权项

一种装置，包括：块生成电路，生成包括多个数据位和多个地址位的块；和错误码生成电路，接收所述块和包括多行掩码行的掩码阵列，并且应用错误码生成算法来生成针对所述块的错误码，所述错误码包括多个校验位，其中每个校验位使用所述块和所述掩码阵列的对应掩码行来确定；其中，每行掩码行包括多个掩码位，每个掩码位与所述块的相应位相关联，并且至少一行掩码行的掩码位值受到约束，以便确保当所述块的所有数据位具有相同的值时，由所述错误码生成电路生成的错误码具有至少一个具有与所述数据位的值不同而与所述地址位的值无关的值的校验位。