[发明专利]为包括多个数据位和地址位的块生成错误码的装置和方法

说明书

提供了为包括多个数据位和地址位的块生成错误码的装置和方法。装置具有：块生成电路，生成包括多个数据位和地址位的块；及错误码生成电路，接收块和包括多行掩码行的掩码阵列，应用错误码生成算法来生成针对块的错误码。错误码包括多个校验位，每个校验位使用块及掩码阵列的相应掩码行来确定。每个掩模行包括多个掩码位，每个掩码位与块的对应位相关联。至少一行掩模行的掩码位值受到限制，以确保当块的所有数据位具有相同值时，由错误码生成电路生成的错误码具有至少一个具有与数据位的值不同而与地址位的值无关的值的校验位。除支持数据位中的错误的检测和/或校正外，此方法还允许检测存储器地址解码错误、检测存储器输出中卡于0或1的错误。

技术领域

本公开涉及用于为包含多个数据位和多个地址位的块生成错误码的装置和方法。

背景技术

本技术涉及用于生成可以与相关联的数据一起存储在存储器中的错误码以使得后面能够进行错误的检测和/或校正的机制。例如，这样的错误码可用于检测(例如由于软错误或硬错误)相关联的数据已经被破坏的情况。

取决于所使用的错误码方案，这样的错误码可能仅允许检测到一定数量的位中的错误，但不进行校正，或者可以允许检测到一定数量的位中的错误，而且允许校正减少数目的位中的错误。通常，不论错误码是否仅提供错误的检测，或者还提供错误的校正，这些错误码被称为纠错码(ECC)。

在现代数据处理系统中，对于需要检测和/或校正的错误类型，有许多要求。例如，考虑到要存储在存储器内的数据值(这里的数据值也称为数据)，所生成的以供与该数据相关联地存储的错误码可能不仅需要使数据中的错误能够被检测和/或校正。例如，也可能希望使用错误码来检测在读操作期间获得的存储器输出卡在全部为0或卡在全部为1的情况。

然而，另外，可能期望使用错误码来寻找检测存储器地址解码操作中的故障，这可能导致从存储器返回的内容具有正确的完整性，但错误的地址已被访问。为了实现这种存储器地址解码保护，可以在生成存储在存储器中的错误码时同时使用数据和地址。然后，当从存储器读取数据时，读取的地址和数据用于生成另一错误码，该另一错误码可以校验从存储器读取的与数据相关联的错误码。

虽然这种方法可以提供用于检测存储器地址解码中的故障的有效机制，但是它损害了检测存储器输出卡在全部为0或卡在全部为1的情况的能力，这是由于在生成代码时地址被与数据结合使用，并且地址可以具有相对于数据的任意值。

因此，期望提供一种改进的机制，用于生成包括多个数据位和多个地址位的块(此处也称为数据块)的错误码，该改进的机制允许检测存储器地址解码错误，同时还允许检测存储器输出中卡在0或卡在1的故障。

发明内容

在第一示例性配置中，提供了一种装置，包括：块生成电路，生成包括多个数据位和多个地址位的块；和错误码生成电路，接收所述块和包括多行掩码行的掩码阵列，并且应用错误码生成算法来生成针对所述块的错误码，错误码包括多个校验位，其中每个校验位使用所述块和掩码阵列的对应掩码行来确定；其中，每行掩码行包括多个掩码位，每个掩码位与所述块的相应位相关联，并且至少一行掩码行的掩码位值受到约束，以便确保当所述块的所有数据位具有相同的值时，由错误码生成电路生成的错误码具有至少一个具有与数据位的值不同而与地址位的值无关的值的校验位。

在另一示例性配置中，提供了一种写保护电路，用以生成要与写数据相关联地存储在存储设备的指定存储器地址处的错误码，该写保护电路包括：如第一示例性配置所述的装置，用于从写数据和指定存储器地址生成错误码，其中，所述块的多个数据位由写数据形成，并且所述块的多个地址位由指定存储器地址形成。