[发明专利]为包括多个数据位和地址位的块生成错误码的装置和方法

权利要求书

1.一种用于检测存储器错误的装置，包括：

块生成电路，生成包括多个数据位和多个地址位的块；和

错误码生成电路，接收所述块和包括多行掩码行的掩码阵列，并且应用错误码生成算法来生成针对所述块的错误码，所述错误码包括多个校验位，其中每个校验位使用所述块和所述掩码阵列的对应掩码行来确定；

其中，每行掩码行包括多个掩码位，每个掩码位与所述块的相应位相关联，并且至少一行掩码行的掩码位值受到约束，以便确保当所述块的所有数据位具有相同的值时，由所述错误码生成电路生成的错误码具有至少一个具有与所述多个数据位的值不同且与所述多个地址位的值无关的值的校验位。

2.根据权利要求1所述的装置，其中，所述至少一行掩码行中的每行掩码行的掩码位值被布置成使得所述块的所述多个地址位都不会被选择以用于生成相应的校验位。

3.根据权利要求1所述的装置，其中，形成所述至少一行掩码行的掩码行的数量取决于所述装置采用的错误码方案以及所述块中的所述多个数据位是偶数还是奇数。

4.根据权利要求3所述的装置，其中，形成所述至少一行掩码行的掩码行的数量N0由下式给出：

N0＝1+C+[[((1+C)％2)！＝(Dt％2)](C！＝0)]

其中，C是能由所述错误码方案校正的位的数量，Dt是所述多个数据位中的数据位的数量，％表示取模运算符。

5.根据权利要求1所述的装置，其中，所述至少一行掩码行中的每行掩码行的掩码位值被布置成使得所述块内的奇数数目的数据位被选择以用于生成相应的校验位。

6.根据权利要求5所述的装置，其中，当所述至少一行掩码行包括多行掩码行时，所述多行掩码行中的掩码位值被布置为确保这些多行掩码行中的每一行选择所述块内的不同数据位以用于生成相应的校验位。

7.根据权利要求6所述的装置，其中，当所述至少一行掩码行包括多行掩码行时，所述多行掩码行中的掩码位值被布置为进一步确保所述块内的每个数据位由这些多行掩码行之一选择以用于生成相应的校验位。

8.如权利要求1所述的装置，其中：

所述错误码生成算法包括从所述块和对应的掩码行生成第一校验位的主处理以及选择性地应用来反转所述第一校验位以生成第二校验位的附加处理；以及

由错误码产生电路生成的错误码包括使用形成所述至少一行掩码行的任意掩码行生成的第二校验位和使用剩余的掩码行中的每行生成的第一校验位。

9.根据权利要求8所述的装置，其中，所述主处理包括使用掩码行来选择形成所述块的位的子集，然后对所选择的位子集执行异或归约运算以生成相关联的第一校验位。

10.根据权利要求9所述的装置，其中，所述附加处理包括用于反转所述第一校验位的值的异或运算。

11.一种写保护电路，用以生成要与写数据相关联地存储在存储设备的指定存储器地址处的错误码，该写保护电路包括：如权利要求1所述的装置，用于从所述写数据和所述指定存储器地址生成错误码，其中，所述块的所述多个数据位由所述写数据形成，并且所述块的所述多个地址位由所述指定存储器地址形成。

12.一种读取保护电路，用以对从存储设备中的指定存储器地址获得的读数据执行错误校验处理，包括：

如权利要求1所述的装置，用于从所述读数据和所述指定存储器地址生成错误码，其中所述块的多个数据位由所述读数据形成，并且所述块的多个地址位由所述指定存储器地址形成；和

校验电路，用于将所生成的错误码与在存储设备中与所述读数据相关联地存储的错误码进行比较，以便当所生成的错误码与所存储的错误码不同时检测错误状况。