[发明专利]一种利用电荷缩放技术的电容检测电路有效
| 申请号： | 201710372372.0 | 申请日： | 2017-05-24 |
| 公开（公告）号： | CN107247190B | 公开（公告）日： | 2019-09-10 |
| 发明（设计）人： | 欧常春 | 申请（专利权）人： | 欧常春 |
| 主分类号： | G01R27/26 | 分类号： | G01R27/26 |
| 代理公司： | 深圳市神州联合知识产权代理事务所(普通合伙) 44324 | 代理人： | 周松强 |
| 地址： | 518000 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种利用电荷缩放技术的电容检测方法，包括有运放，该电路还包括有电荷缩放电路，所述电荷缩放电路接于运放之后，对电荷量进行缩小，通过对电荷量的缩小后，就可以提取出来，将此电荷量转化为电压，再通过ADC采样，即可检测出待测电容的大小了，这样能够对大的电容进行有效检测，降低接收电路的面积。 | ||
| 搜索关键词： | 一种 利用 电荷 缩放 技术 电容 检测 电路 | ||
【主权项】：
1.一种利用电荷缩放技术的电容检测电路，包括有运放，其特征在于该电路还包括有电荷缩放电路，所述电荷缩放电路接于运放之后，对电荷量进行缩小，通过对电荷量的缩小后，就可以提取出来，将此电荷量转化为电压，再通过ADC采样，即可检测出待测电容的大小了，这样能够对大的电容进行有效检测，降低接收电路的面积；所述电荷缩放电路，由PMOS管和NMOS管构成；所述PMOS管和NMOS管并联于所述运放的输出端；所述运放后接有反馈环路，所述电荷缩放电路连接于所述反馈环路；所述反馈环路由PMOS管和NMOS管构成，且所述PMOS管和NMOS管并联接于所述运放的输出端；所述电荷缩放电路的PMOS管MP1和反馈环路PMOS管MP2的栅极接在一起，所述电荷缩放电路的NMOS管MN1和反馈环路NMOS管MN2的栅极接在一起。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于欧常春，未经欧常春许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710372372.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种电阻多点测试仪及其检测方法
- 下一篇：一种电感测量方法
