[发明专利]基于SHARC处理器的AoIP核心处理系统

摘要

本发明涉及基于SHARC处理器的AoIP核心处理系统，包括电源模块、主芯片、辅助芯片、时钟模块、复位模块、板卡接口模块、晶振，本发明使用时，板卡接口模块传送开机信号，主芯片先配置1588时钟模式，再区分1588从时钟模式时，分别选择1588主时钟，或者FPGA时钟源选择晶振芯片，主芯片配置FPGA芯片时钟源为时钟芯片，并同步主时钟产生PPS输出信号，然后配置时钟芯片参考输入信号源，本发明结构简单、使用方便，可采用较少的总线实现全双工通信，而且可以采用专用的同步时钟线实现时序校正，通信速度快，通用性好。

主权项

基于SHARC处理器的AoIP核心处理系统，包括电源模块、主芯片、辅助芯片、时钟模块、复位模块、板卡接口模块、晶振，其特征在于板卡接口模块通过控制电源模块对主芯片、辅助芯片、时钟模块进行供电，时钟模块通过晶振控制时钟精度，并提供给主芯片进行系统时钟计时，同时提供给辅助芯片进行音频主时钟计时，板卡接口模块通过外同步时钟对主芯片进行时钟校正，同时通过数据对辅助芯片进行音频流输入，主芯片、辅助芯片之间通过数据进行音频流交互，辅助芯片通过数据对主芯片进行音频时钟校正，板卡接口模块通过复位模块控制主芯片、辅助芯片的复位，主芯片分别通过总线将数据传输至板卡接口模块，辅助芯片通过板卡接口模块实现音频时间输出、音频流输出。