[发明专利]基于SHARC处理器的AoIP核心处理系统

权利要求书

1.基于SHARC处理器的AoIP核心处理系统，包括电源模块、主芯片、辅助芯片、时钟模块、复位模块、板卡接口模块、晶振，其特征在于板卡接口模块通过控制电源模块对主芯片、辅助芯片、时钟模块进行供电，时钟模块通过晶振控制时钟精度，并提供给主芯片进行系统时钟计时，同时提供给辅助芯片进行音频主时钟计时，板卡接口模块通过外同步时钟对主芯片进行时钟校正，同时通过数据对辅助芯片进行音频流输入，主芯片、辅助芯片之间通过数据进行音频流交互，辅助芯片通过数据对主芯片进行音频时钟校正，板卡接口模块通过复位模块控制主芯片、辅助芯片的复位，主芯片分别通过总线将数据传输至板卡接口模块，辅助芯片通过板卡接口模块实现音频时间输出、音频流输出。

2.根据权利要求1所述基于SHARC处理器的AoIP核心处理系统，其特征在于所述主芯片采用DSP数字信号处理器。

3.根据权利要求1所述基于SHARC处理器的AoIP核心处理系统，其特征在于所述辅助芯片采用FPGA现场可编辑门阵列。

4.根据权利要求1所述基于SHARC处理器的AoIP核心处理系统，其特征在于所述主芯片与板卡接口模块的总线数据传输分别为千兆网MAC接口和通信接口。

5.根据权利要求4所述基于SHARC处理器的AoIP核心处理系统，其特征在于所述主芯片与板卡接口模块的通信接口采用I²C、SPI、UART三种通信协议。

6.根据权利要求1所述基于SHARC处理器的AoIP核心处理系统，其特征在于所述主芯片采用1588时钟模式。

7.根据权利要求1所述基于SHARC处理器的AoIP核心处理系统，其特征在于所述主芯片采用RTP进行音频数据交换。