[发明专利]一种客户端、服务端、数据传输方法及系统在审
| 申请号： | 201710159524.9 | 申请日： | 2017-03-17 |
| 公开（公告）号： | CN106951380A | 公开（公告）日： | 2017-07-14 |
| 发明（设计）人： | 陈晓东 | 申请（专利权）人： | 山东浪潮商用系统有限公司 |
| 主分类号： | G06F13/28 | 分类号： | G06F13/28 |
| 代理公司： | 济南信达专利事务所有限公司37100 | 代理人： | 李世喆 |
| 地址： | 250100 山东省济南市*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种客户端、服务端、数据传输方法及系统，该客户端包括设置至少两个缓存区的内存以及包括DMA模块的主控芯片，主控芯片向服务端发送获取数据请求；当接收到服务端传输的对应于获取数据请求的各个数据切片时，触发DMA模块；DMA模块根据主控芯片的触发，循环执行N1至N3，直至完成接收全部数据切片；N1在至少两个缓存区中选取目标缓存区；N2将服务端传输的各个数据切片写入到目标缓存区；N3当目标缓存区写满时，判断是否接收到全部的数据切片；如果是，将目标缓存区的各个数据切片转存至存储区域；否则，将目标缓存区的数据切片转存至存储区域，并执行N1。因此本方案可以降低数据传输失败的概率。 | ||
| 搜索关键词： | 一种 客户端 服务端 数据传输 方法 系统 | ||
【主权项】：
一种客户端，其特征在于，包括：主控芯片以及内存，其中，所述主控芯片中包括直接内存存取DMA模块；其中，所述内存设置至少两个缓存区；所述主控芯片，用于向外部服务端发送获取数据请求；当接收到所述服务端传输的对应于所述获取数据请求的各个数据切片时，触发所述DMA模块；所述DMA模块，用于根据所述主控芯片的触发，循环执行N1至N3，直至完成接收全部所述数据切片；N1：在所述至少两个缓存区中选取目标缓存区；N2：将外部服务端传输的各个数据切片写入到所述目标缓存区；N3：当所述目标缓存区写满时，判断是否接收到全部的所述数据切片；如果是，将所述目标缓存区的各个所述数据切片转存至外部连接的存储区域；如果否，将所述目标缓存区的各个所述数据切片转存至所述存储区域，并执行N1。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东浪潮商用系统有限公司，未经山东浪潮商用系统有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710159524.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 远程内存访问方法、装置和系统-201510444262.1
- 李花芳;董建波;钟来军;陈云 - 华为技术有限公司;中国科学院计算技术研究所
- 2015-07-24 - 2019-11-12 - G06F13/28
- 本发明实施例提供一种远程内存访问方法、装置和系统，通过Load‑Store发送引擎在第一数据包的描述符中设置第一标识，并将所述第一数据包和所述第一数据包的描述符发送到传输层，所述第一标识用于标识所述数据包来自于所述Load‑Store发送引擎；传输层根据所述第一标识，将第一数据包和所述第一数据包的描述符优先发送到数据链路层；所述数据链路层根据第一标识和第一数据包，生成第二数据包，第二数据包中包含第一标识，并将第二数据包发送到物理层进行传输。从而，使得来自Load‑Store发送引擎的数据包能够优先得到处理，从而，降低Load‑Store内存访问的延时。
- 惯性测量方法、系统及头戴显示设备-201810040600.9
- 不公告发明人 - 深圳创维新世界科技有限公司
- 2018-01-16 - 2019-11-12 - G06F13/28
- 本发明提供一种惯性测量方法、系统及头戴显示设备。该惯性测量方法应用于惯性测量系统。所述方法包括：微处理器定义多个同步字段，高频读取惯性测量单元的测量数据，将测量数据与多个同步字段中的其中一个同步字段关联，生成带同步字段的测量数据并发送至先进先出存储器。直接内存访问控制器将带同步字段的测量数据从先进先出存储器搬移至共享内存。中央处理器根据带同步字段的测量数据的同步字段从共享内存中读取测量数据，并根据测量数据获得位姿。该惯性测量方法、系统及头戴显示设备在读取测量数据时，避免了用户态和内核态切换、中断处理及可能的进程调度，提高了测量数据读取速度，使位姿解算能满足实时性要求，进而提高跟踪精度。
- 存储系统及其操作方法-201811599633.3
- 金到训 - 爱思开海力士有限公司
- 2018-12-26 - 2019-11-01 - G06F13/28
- 提供了一种存储系统及其操作方法。该存储系统包括：存储器件，其用于在编程操作中储存数据，并且在读取操作中读取储存的数据并且暂时储存读取的数据；以及控制器，其用于将数据传输到存储器件，其中，控制器包括：快闪DMA，其用于在读取操作中读取并输出暂时储存在存储器件中的数据；缓冲存储器，其用于储存从快闪DMA输出的数据；以及主机DMA，其用于读取储存在缓冲存储器中的数据并且将读取的数据输出到主机，其中，将暂时储存在存储器件中的数据储存在缓冲存储器中的第一操作和将储存在缓冲存储器中的数据输出到主机的第二操作被并行执行。
- 连接装置-201610523724.3
- 林致群 - 联发科技股份有限公司
- 2016-07-05 - 2019-10-22 - G06F13/28
- 本发明提供多种连接装置，其中一种连接装置包含：第一电路，包含第一连接和第二连接；多个通用串行总线类型C连接，包含至少SBU1连接和SBU2连接；以及多路复用器，耦接于所述第一电路和所述多个通用串行总线类型C连接之间，当接收切换信号时，所述多路复用器用于在所述通用串行总线类型C连接的所述SBU1连接和SBU2连接之间进行切换，以选择性地连接至所述第一电路的所述第一连接或所述第二连接。本发明的优点之一在于降低了成本。
- 经扩展的分布单元-201610081068.6
- 斯蒂芬·波莱德纳;赫而曼·高柏茲;马丁·施瓦茨 - TTTECH电脑技术股份公司
- 2016-02-05 - 2019-10-22 - G06F13/28
- 本发明涉及一种用于在分布式计算机系统的分布单元中处理实时数据的方法，该计算机系统包括多个节点计算机和分布单元，其中该分布单元除了交换引擎(SE)和交换存储器(SS)之外还包括各自具有一个或多个应用中央单元和应用存储器(AS)的一个或多个应用计算机，其中分布单元的交换引擎在为应用计算机确定的消息抵达其端口之一时通过直接存储器存取(DMA)单元将该消息转发给被寻址的应用计算机，该DMA单元布置在交换存储器与被寻址的应用计算机的应用存储器之间并且受到交换引擎的控制。此外，本发明还涉及经扩展的分布单元以及具有此类经扩展的分布单元的计算机系统。
- 一种电子设备的物理层日志输出装置及方法-201910668901.0
- 高浪;朱仕轶 - 翱捷科技（上海）有限公司
- 2019-07-24 - 2019-10-22 - G06F13/28
- 本申请公开了一种电子设备的物理层日志输出方法，包括如下步骤：步骤S202：PC机开始接收物理层日志时，向应用层处理器发送启动传输物理层日志的命令。步骤S204：应用层处理器收到启动传输物理层日志的命令后，配置USB DMA信息。步骤S206：物理层处理器向物理层日志存储控制模块输出物理层日志。步骤S208：物理层日志交替地保存在物理层日志存储控制模块的两个内部存储器中，两个内部存储器中的内容交替地以DMA方式传输到PC机。步骤S210：当PC机停止接收物理层日志时，向应用层处理器发送停止传输物理层日志的命令。步骤S212：应用层处理器收到停止传输物理层日志的命令后，关闭相应USB DMA通道。本申请减少了应用层处理器的任务量，不再使用共享存储器。
- 用于将数据预取到分级存储器布置的第一级存储器的技术-201910151669.3
- M.克莱姆;T.维尔哈姆 - 英特尔IP公司
- 2019-02-28 - 2019-10-11 - G06F13/28
- 本发明涉及用于将数据预取到分级存储器布置的第一级存储器的技术。示例包括用于将数据从分级存储器布置的第二级存储器预取到分级存储器布置的第一级存储器的技术。示例包括用于处理器的电路接收来自处理器的核的要将数据从第二级存储器预取到第一级存储器的预取请求。预取请求指示大于核所利用的高速缓存行的数据容量的要预取的数据量。
- 用于直接存储器访问控制器的条件链接-201410094302.X
- S.科塔姆;F.黑尔维希;H.兹维克 - 英飞凌科技股份有限公司
- 2014-03-14 - 2019-10-01 - G06F13/28
- 本发明涉及用于直接存储器访问控制器的条件链接。某些实施例涉及直接存储器访问（DMA）控制器有关。DMA控制器包括具有系统总线接口并且被配置成从存储器位置经由系统总线接口读取模式的总线控制器。模式比较逻辑将读取的模式与至少一个预定的模式比较。控制逻辑导致总线控制器如果读取的模式与预定的模式不同则通过系统总线接口处理第一条件链接，以及导致总线控制器如果读取的模式与预定的模式不同则通过系统总线接口处理第二条件链接。
- 数据传输的方法及系统-201710082710.7
- 柳卯;陈宗权;刘胜杰 - 北京中航通用科技有限公司
- 2017-02-16 - 2019-09-24 - G06F13/28
- 本发明公开了一种数据传输方法及系统，应用于I/O设备通过DMA将数据传输至主机。该方法包括：根据预设缓存大小S和平均数据包长度P计算出索引数量S/P，然后根据索引单元的大小U计算出索引内存块的大小I=（S/P）×U，并按照此大小申请索引内存块；根据预设的缓存大小S和每块数据内存块M的大小计算出需要分配的数据内存块的数量N=S/M，并按照预设数据块大小M申请N块数据内存块；将索引内存块的起始物理地址、长度和所有的数据内存块的起始物理地址和数据内存块的大小写入到I/O设备；控制I/O设备通过DMA传输上行数据；主机读取索引信息并根据索引单元的记录获取上行数据包内容。本发明可以提高主机系统的内存资源申请的成功率并能有效利用较小的连续内存块，以便为I/O设备提供更多的主机内存资源。
- 一种视频分割存储读取方法及系统-201910448377.6
- 谢新辉 - 井冈山电器有限公司
- 2019-05-27 - 2019-08-30 - G06F13/28
- 本发明公开了一种视频分割存储读取方法及系统，方法包括：通过内存写入通道，将输入视频数据中的各帧数据在第一存储区域以及第二存储区域中循环存储；通过至少两条读取通道，分别在第一存储区域中的各个存储块中读取对应的图像块数据；通过至少两条读取通道，分别在所述第二存储区域中的各个存储块中读取对应的图像块数据。通过本发明所提供方法，通过一条写入通道，将1帧原始的图像数据拆分为多个图像块数据，分散存储不同的存储块中，这样减少常规DMA的使用数量。另外，通过多条读取通道，分别对多个存储块进行读操作，分别从多个存储块中读取图像块，从而避免对内存的性能影响。
- 控制在可重新配置逻辑设备中访问先前存储的逻辑-201780060298.7
- M·B·戴维斯;E·伊森伯格;R·M·约翰逊;A·克汉;I·M·H·A·M·阿塔;N·柏莎拉;C·J·佩蒂 - 亚马逊技术有限公司
- 2017-09-28 - 2019-08-02 - G06F13/28
- 公开了用于在多租户服务器环境中安全地擦除诸如FPGA的可重新配置逻辑设备的分区的方法和装置。在一个示例中，安全地擦除FPGA的方法包括识别FPGA中先前编程的资源的一个分区，通过将新值存储在所识别的分区的存储器或存储元件中来擦除所识别的分区，并将新值存储在电连接到集成电路并与识别的分区相关联的附加外部资源的存储器或存储元件中。因此，防止其他分区和所识别的分区的后续用户访问安全擦除的数据。可由主计算机通过DMA访问的配置电路可被编程到FPGA可重新配置逻辑中，以执行所公开的擦除操作。
- 一种基于ZYZQ-7000的PCI-E数据高效传输方法-201910263203.2
- 梁记斌;张雪芹;亓慧兴;王滨 - 山东超越数控电子股份有限公司
- 2019-04-02 - 2019-07-09 - G06F13/28
- 本发明涉及一种基于ZYZQ‑7000的PCI‑E数据高效传输方法。本发明基于PCI‑E硬核XDMA IP设计FPGA的逻辑部分，采用SG‑DMA的数据传输方式，使用链表描述物理上不连续的存储空间，将链表首地址传回给DMA控制器；在一组连续物理地址的数据传输完成后，DMA控制器根据链表的指向传输下一块连续物理地址上的数据，直至全部数据传输完成后再发起一次终端。本发明在PL端设计中，采用SG‑DMA的数据传输方式，克服了应用程序和驱动程序通常只能申请到逻辑上连续的内存，而在物理可能不连续的问题。
- 用于系统的硬件设备、系统和存储器访问方法-201310203313.2
- H-D.尼科莱 - 罗伯特·博世有限公司
- 2013-05-28 - 2019-07-05 - G06F13/28
- 提供了一种用于系统（1）的硬件设备（20），一种系统（1）和一种存储器访方法。硬件设备（20）包括用于将硬件设备（20）与系统总线（30）连接的接口（24），该硬件设备（20）借助该系统总线（30）能够与系统（1）的中央控制单元（11）和/或系统（1）的另外的硬件设备通信；以及直接存储器访问装置（22），用于直接访问中央控制单元（11）的工作存储器（12），其中直接存储器访问装置（22）还被构建为，当直接存储器访问装置（22）结束对系统（1）的工作存储器（12）的直接访问时，在用于数据流控制的工作存储器（12）中设置标志（14；15）。
- 一种基于DSP的软件运行速度优化方法-201910038208.5
- 谭洪舟;肖逢枝;陈荣军;谢舜道;林文烁;朱雄泳;曾衍瀚 - 佛山市顺德区中山大学研究院;广东顺德中山大学卡内基梅隆大学国际联合研究院;中山大学
- 2019-01-16 - 2019-06-28 - G06F13/28
- 本发明公开了一种基于DSP的软件运行速度优化方法，包括以下步骤：配置DSP集成的硬件接口实现数据采集通信；以DMA方式实现数据转存；针对DSP存储架构进行存储空间优化；执行C程序开发，判断是否满足软件系统时限要求，若是，则输出软件代码，否则执行下一步骤；执行C程序优化，判断是否满足软件系统时限要求，若是，则输出软件代码，否则执行下一步骤；执行线性汇编优化，判断是否满足软件系统时限要求，若是，则输出软件代码，否则执行第三步骤。相比于传统技术，本发明设计合理，易于实现，基于DSP处理器的硬件接口、硬件架构、DMA以及代码编写优化等来实现软件速度优化，从而可得到满足实时性要求的软件系统。
- 基于CPLD的CAN接口扩展电路-201821917569.4
- 黄祖钧 - 深圳市亚科源电气有限公司
- 2018-11-21 - 2019-06-28 - G06F13/28
- 本实用新型公开了一种基于CPLD的CAN接口扩展电路，包括CAN收发器、CAN控制器和CPLD模块，所述CAN收发器和CAN控制器电连接，所述CAN控制器与CPLD模块电连接，所述CAN收发器接收CAN总线上的数据并传给CAN控制器，所述CAN控制器接收数据并传给CPLD模块，所述CPLD模块通过DMA总线再将数据传给外接的MCU,同时接收MCU的数据并传给CAN控制器，所述CAN控制器将数据传给CAN收发器，所述CAN收发器再将数据传至CAN总线上，所述CAN控制器数据的收发由CPLD模块控制。本实用新型提供的基于CPLD的CAN接口扩展电路，传输效率高，可实现多路CAN接口扩展。
- 用于主机辅助的后台媒体扫描(BMS)的系统和方法-201380079981.7
- D·许鸿;P·D·古托姆松;B·A·罗斯莫维茨 - 戴尔产品有限公司
- 2013-12-09 - 2019-05-31 - G06F13/28
- 很多存储设备(或驱动器)都包含了一种用于运行一个或多个用以保持数据完整性以及长期驱动器健康的内部维护处理的机制，例如处理器。关于此类内部维护处理的一个示例是后台媒体扫描(BMS)。然而，在繁忙的系统中，BMS可能没有机会运行，而这可能会损害长期驱动器性能。在一个实施例中，一种方法包括从主机设备向存储设备发送一个命令。该存储设备可以以做出响应的方式运行该存储设备的内部维护处理。在一个实施例中，该内部维护处理可以是诸如后台媒体扫描之类的内部维护处理。
- 半导体装置-201410642934.5
- 高桥保彦;猪狩诚司;三石直干 - 瑞萨电子株式会社
- 2014-11-07 - 2019-05-28 - G06F13/28
- 本发明涉及半导体装置。一种微型计算机包括中央处理单元(CPU)和数据传输控制器(DTC)。数据传输控制器(DTC)从存储设备(RAM)等等中读出包括传输模式信息的数据传输信息。数据传输控制器(DTC)分析所述传输模式信息，以便改变传输源地址，传输目的地地址，传输操作数目和接下来使用的数据传输信息中的至少一个。
- 一种芯片系统-201510629545.3
- 王南飞 - 北京兆易创新科技股份有限公司
- 2015-09-28 - 2019-05-21 - G06F13/28
- 本发明提供了一种芯片系统，包括：中央处理器、程序数据总线、系统总线、闪存控制器、静态随机存储器、内存控制器、直接存储访问单元以及闪存芯片；其中，所述中央处理器通过所述程序数据总线与所述闪存控制器相连接；所述直接存储访问单元与所述中央处理器均通过所述系统总线，与所述闪存控制器和所述内存控制器相连接；所述闪存控制器分别与所述静态随机存储器和所述闪存芯片相连接。通过本发明实施例提供的芯片系统能够提升整个系统的运行效率。
- 一种数据处理方法、装置、系统和DMA控制器-201910016839.7
- 王峰;葛海亮 - 郑州云海信息技术有限公司
- 2019-01-08 - 2019-05-17 - G06F13/28
- 本发明公开了一种数据处理方法，该方法包括：在接收目标终端发送的迁移请求时，获取各个寄存器的状态信息；利用状态信息确定出处于空闲状态的目标寄存器，并利用目标寄存器接收目标终端发送的数据迁移指令；利用数据迁移指令生成描述符，并按照描述符插入规则将描述符插入缓存队列；按照缓存队列的先后顺序，将描述符发送给DMA搬移器，以使DMA搬移器在服务器主机和加速设备之间进行数据搬移。该方法可提高服务器主机与加速设备之间的数据传输效率。本发明还公开了一种数据处理装置、系统、可读存储介质和DMA控制器，具有相应的技术效果。
- 用异步总线产生时钟输出的方法-201610679683.7
- 朱伟;冯威;陈志军;伍翔;王晶龙;吴艳 - 长沙丰灼通讯科技有限公司
- 2016-08-18 - 2019-05-07 - G06F13/28
- 用异步总线产生时钟输出的方法，包括以下步骤：（1）将主设备的数据线DATA连接到D触发器的输入端，将主设备的写信号WE连接到D触发器的锁存信号LE上；D触发器的输出作为时钟信号CLK；（2）主设备在异步总线上应用DMA方式连续进行写操作；（3）数据线DATA在每次写操作时进行电平翻转，使得D触发器的输出为周期性的时钟信号CLK。本发明方法利用通用的高速异步总线及简单的外围电路来产生时钟信号，外部电路简单，外设和从设备无需自带时钟模块，能够减低成本，无需额外占用电路板的面积。
- 一种DMA控制数据传输方法、系统及设备-201811579541.9
- 张跃进;胡勇;喻蒙;展爱云 - 荆门博谦信息科技有限公司
- 2018-12-21 - 2019-05-03 - G06F13/28
- 本发明涉及涉及一种DMA控制数据传输方法、系统及设备，属于数据控制技术领域。该DMA控制数据传输方法，包括：PCIe终端接收主机所发送的读、写配置请求；PCIe终端对基址寄存器和命令寄存器进行配置；PCIe通过基址寄存器进行寻址；PCIe向DMA控制器发送存储器读、写操作请求；DMA控制器接收PCIe发送的存储器读、写操作请求；DMA控制器进行相应的读、写配置；DMA控制器按照主机的配置执行DMA读、DMA写过程。本发明利用DMA控制器连接PCIe模块和用户接口模块，可在占用较少CPU资源的情况下完成大量数据的高速传输任务，基于PCIe总线接口的DMA控制器解决了现有技术中数据通信速率瓶颈的问题，还可以应用到采集系统中，对提高系统的性能具有重要的意义。
- 一种直接内存访问的传输控制方法及装置-201510372004.7
- 陈昊;许慧锋;郭海涛 - 华为技术有限公司
- 2015-06-29 - 2019-05-03 - G06F13/28
- 本发明实施例公开一种直接内存访问的传输控制方法及装置。该直接内存访问的传输控制方法是当接收到传输目标DMA任务的DMA传输请求时，根据目标DMA任务对应的优先级为其选择一目标通道，在DMA通道中存在其他DMA任务的情况下，通过查询已占用通道的其他DMA任务的任务类型、优先级以及目标DMA任务的任务类型，并对已占用通道的其他DMA任务的任务类型、优先级以及目标DMA任务的任务类型、优先级进行对比，根据对比结果对DMA通道的传输数据进行控制。采用本发明，可以实现根据DMA任务的优先级、任务类型合理规划数据传输，即使遇到紧急DMA任务也可以优先处理，提高了计算机系统处理效率和服务质量。
- 一种DMA控制器及其实现方法-201510264291.X
- 文博 - 深圳市中兴微电子技术有限公司
- 2015-05-21 - 2019-04-30 - G06F13/28
- 本发明公开了一种直接存储器存取(DMA)控制器，所述DMA控制器包括读数据通道输入接口、写数据通道输出接口、控制逻辑模块、先入先出(FIFO)模块，还包括：第一转换器，用于将通过读数据通道输入接口从外部存储器所读取的第一数据进行第一运算处理；第一数据选择器，用于当判断需要进行数据运算时，选通经第一转换器处理后的数据，再将所述处理后的数据写进FIFO模块；第二转换器，用于将从FIFO模块读取的第二数据进行第二运算处理；第二数据选择器，用于当判断需要进行数据运算时，选通经第二转换器处理后的数据，再将所述处理后的数据输出至写数据通道输出接口。同时，本发明还公开了一种DMA控制器实现方法。
- 改变数据传送速度的存储系统和改变数据传送速度的方法-201410355607.1
- 金东民;吴相允;赵显守;许晶 - 三星电子株式会社
- 2014-07-24 - 2019-04-26 - G06F13/28
- 提供了一种改变数据传送速度的存储系统和改变数据传送速度的方法。一种存储系统的存储装置包括：装置直接存储器存取(DMA)，被构造为基于提供给DMA队列的数据的大小信息来计算数据传送量；命令管理器，被构造为从装置DMA接收数据传送量并且使用速度模式表来计算传送速度；以及装置接口，被构造为将传送速度传送给主机。
- 一种数据处理系统-201811524631.8
- 火一莽;万月亮;闫小龙;余勇;于睿 - 北京锐安科技有限公司
- 2018-12-13 - 2019-04-23 - G06F13/28
- 本发明公开了一种数据处理系统，包括：一个中央处理器CPU芯片；CPU芯片包括N个集群，集群包括M个处理核心，处理核心至少包括一个线程；每个处理核心包括一个运算单元，其中，1≤N≤16，1≤M≤16；在当前线程请求外部资源时，自动切换到当前处理核心中的下一个线程，以使当前处理核心中的运算单元执行下一个线程的数据运算，直至完成当前处理核心中所有线程的数据运算，再返回至当前处理核心中第一个发送外部资源请求的线程，继续执行对外部资源的数据运算。本发明通过在数据处理系统的物理体积没有增加的情况下，使得处理核心的数目大幅增加，可以同时对多个线程进行并行处理，从而大幅度地增加了系统处理性能。
- 电子设备装置以及串行通信速度调整方法-201510652463.0
- 青木晓 - 日本电产三协株式会社
- 2015-10-10 - 2019-04-23 - G06F13/28
- 一种即使不使用用了晶振等的精度较高的时钟信号也能够在与上级装置之间可靠地串行通信的电子设备装置以及串行通信速度调整方法。卡控制系统(X)的读卡器(1)与上级装置(2)连接为能够串行通信。读卡器(1)通过串行通信接收来自上级装置(2)的指令，实行与该指令对应的处理。时钟生成部(100)在保存接收到的数据的时机生成必要的时钟信号。反向间隔测量部(110)通过时钟生成部(100)生成的时钟信号测量与包含于指令的规定编码对应的反向比特的间隔。通信速度调整部(120)以与通过反向间隔测量部(110)测量得到的反向比特的间隔对应的方式调整与上级装置(2)的通信速度。
- 基于FPGA的图像上采样与DMA协同工作实现方法-201811445319.X
- 姜晓明;刘强 - 天津大学
- 2018-11-29 - 2019-04-19 - G06F13/28
- 本发明涉及计算机视觉领域，尤其涉及一种基于FPGA的图像上采样与DMA协同工作实现方法。该DMA实现方法与传统DMA实现方法相比，具备等待功能，从而保证CPU和FPGA之间的数据传输模块DMA和基于FPGA的图像上采样处理模块能够协同工作，避免了在FPGA设计中多时钟域的存在。此外，在图像上采样模块的输出缓冲设计中，当输出剩余的数据量等于原始图像列数时，DMA读状态机开始工作，输入新的一行数据。因此，DMA读等待的时钟周期数约为原始图像列数的3倍。
- 一种基于FPGA的千兆以太网DMA数据传输设计装置-201811362718.X
- 祁超;董永峰 - 中国航空工业集团公司洛阳电光设备研究所
- 2018-11-16 - 2019-04-16 - G06F13/28
- 本发明提供了一种基于FPGA的千兆以太网DMA数据传输设计装置，以太网介质访问控制器从物理层接口收发器接收数据后，将数据写入接收FIFO缓存，接收FIFO缓存向处理器发出中断请求，处理器向LL‑DMA控制器产生描述符指令，LL‑DMA控制器读取RX‑FIFO缓存的数据，并将数据通过DDR2接口控制器写入DDR2 SDRAM存储器中，本发明减少了传统方式上通过CPU处理器参与数据搬迁的带来的处理延时，提高了以太网链路的传输速率，使得在千兆以太网网络传输过程中，网络链路达到80％的利用效率，大大降低了数据记录设备的回读卸载时间，提高了部队外场对任务数据分析和情报判决的工作效率。
- 一种基于FPGA的高速数据采集板卡-201811383680.4
- 于治楼;滕达;王培培;沈忱 - 山东超越数控电子股份有限公司
- 2018-11-20 - 2019-04-16 - G06F13/28
- 本发明提供了一种基于FPGA的高速数据采集板卡，包括FPGA板卡，该FPGA板卡上集成有高速数据接收单元、第二缓存器、内存读写切换控制模块、第一DDR内存阵列、第二DDR内存阵列和DMA控制器；所述的高速数据接收单元与所述的第二缓存器相连，所述的第二缓存器与所述的内存读写切换控制模块相连，所述的内存读写切换控制模块与所述的第一DDR内存阵列、第二DDR内存阵列以及所述的DMA控制器分别相连，所述的DMA控制器配设有用于通过PCIE总线连接用于采集高速数据的外界计算机的PCIE接口单元。本发明用于充分利用数据传输带宽，提高对高速数据的读写速率。
- 数据搬移方法、装置及系统-201811557736.3
- 黄明军;刘家家;刘辉 - 深圳开立生物医疗科技股份有限公司
- 2018-12-19 - 2019-04-02 - G06F13/28
- 本申请提供了数据搬移方法、装置及系统，其中，方法包括：按照预设拆分规则，对I/O设备发送的DMA请求中的数据量进行分割，得到多个子数据量；在对目标子数据量进行响应之前，确定DMA控制器当前已响应的子数据量的个数；通过检测所述多个子数据量对应的数据是否都被写入预设目标存储空间，检测预设目标存储空间中当前是否存在可用存储空间；在当前已响应的子数据量的个数不大于预设数量阈值，和/或，预设目标存储空间存在可用存储空间，将目标子数据量的数据读入DMA控制器的预设存储空间，并将目标子数据量的数据从预设存储空间写入上位机。通过本申请，解决总线在响应读请求被挂死，与I/O设备对应的目标存储空间的数据被覆盖中的至少一种。
- 专利分类
