[发明专利]用于在基于加法器的电路中处理数据的系统和方法有效
| 申请号： | 201710063784.6 | 申请日： | 2017-02-04 |
| 公开（公告）号： | CN107045433B | 公开（公告）日： | 2020-11-13 |
| 发明（设计）人： | J·查特文;J·位索基 | 申请（专利权）人： | 索尼公司 |
| 主分类号： | G06F7/505 | 分类号： | G06F7/505;G06F7/509 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 李玲 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及用于在基于加法器的电路中处理数据的系统和方法。本文公开了在诸如集成电路的基于加法器的电路中处理数据的系统和方法的各种方面。根据一种实施例，将第一加数编码为第一一元数。第一一元数包括令牌比特。将第二加数编码为第二一元数。基于第二一元数在第一一元数中的令牌比特上执行第一移位操作。执行第一移位操作以生成输出一元数。将生成的输出一元数解码成对应于第一加数和/或第二加数的数表示的数表示。解码数表示指示第一加数和第二加数的和。 | ||
| 搜索关键词： | 用于 基于 加法器 电路 处理 数据 系统 方法 | ||
【主权项】：
一种用于数据处理的系统，所述系统包括：集成电路中的一个或多个电路，所述一个或多个电路被配置成：将第一加数编码为第一一元数，其中所述第一一元数包括令牌比特；将第二加数编码为第二一元数；基于所述第二一元数在所述第一一元数中的所述令牌比特上执行第一移位操作，以生成输出一元数；以及将所生成的输出一元数解码成对应于所述第一加数和/或所述第二加数的数表示，其中解码数表示指示所述第一加数和所述第二加数的和。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼公司，未经索尼公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710063784.6/，转载请声明来源钻瓜专利网。
