[发明专利]一种具有直流失调校准功能的低压带隙基准电路

摘要

本发明提供一种具有直流失调校准功能的低压带隙基准电路。所述低压带隙基准电路包括PNP三极管、电阻、PMOS晶体管、NMOS晶体管、放大器电路、逻辑电路、启动电路和开关，其中，逻辑电路将外部使能信号和外部时钟信号转换为第一内部信号、第二内部信号和第三内部信号，提供给具有直流失调校准功能的放大器电路，所述放大器电路，在闭环状态下存储输入失调电压，在开环状态下进行实时校准，以保证低压带隙基准电路输出参考电压VREF的精确度。与现有的低压带隙基准电路相比，本发明低压带隙基准电路的代价仅为两个外部数字信号，以及少量的额外器件和功耗，即能够消除放大器电路失调电压的影响，以保证低压带隙基准电路输出参考电压VREF的精确度。

主权项

1.一种具有直流失调校准功能的低压带隙基准电路，包括PNP三极管、电阻、PMOS晶体管、NMOS晶体管、放大器电路、逻辑电路、启动电路和开关，其特征在于，所述PNP三极管包括第一PNP三极管和第二PNP三极管，第一PNP三极管与第二PNP三极管的尺寸比例为1：N，第一PNP三极管与第二PNP三极管的基级相连并接地，第一PNP三极管与第二PNP三极管的集电极相连并接地；所述电阻包括第一电阻、第二电阻、第三电阻和第四电阻，第一电阻与第二电阻大小相等，第一电阻的一端接地，另一端接第一PNP三极管的发射极，第二电阻的一端接地，另一端接第三电阻的一端，第三电阻的另一端接第二PNP三极管的发射极，第四电阻的一端接地，另一端接参考电压输出端；所述PMOS晶体管包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，其中，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管构成电流镜电路，电流比例为1:1:1，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端相连并接至放大器电路的输出端，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的漏端相连并接至电源电压VDD，第一PMOS晶体管的漏端连接第一PNP三极管的发射极，第二PMOS晶体管的漏端连接第二电阻与第三电阻的中间节点，第二PMOS晶体管的漏端连接第四电阻的一端；所述NMOS晶体管包括第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十NMOS晶体管；所述放大器电路由折叠共源共栅放大器、差分校准输入电路和偏置电压产生电路构成，具有直流失调校准功能，所述放大器电路的反相输入端连接第一PNP三极管的发射极，所述放大器电路的正向输入端连接第二电阻与第三电阻的中间节点，所述放大器电路的输出端连接第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端，所述放大器电路的三个数字输入端均连接逻辑电路；所述逻辑电路由一个二输入与非门和三个反相器构成，所述逻辑电路连接至电源电压VDD和地，其使能输入端和时钟输入端都来自低压带隙基准电路的外部信号，所述逻辑电路的三个数字输出端均连接所述放大器电路，所述逻辑电路将外部使能信号和外部时钟信号转换为第一内部信号、第二内部信号和第三内部信号，都提供给放大器电路，外部使能信号初始状态为低电平，经过启动时间后翻转为高电平，进入低压带隙基准电路的校准时间；所述启动电路连接至电源电压VDD和地，以及第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端；所述开关包括第一开关、第二开关、第三开关、第四开关和第五开关；在低压带隙基准电路的启动时间内，外部时钟信号被屏蔽，第二内部信号被置为高电平，第三内部信号被置为低电平；在低压带隙基准电路的校准时间，第二内部信号始终保持与外部时钟信号信号反相，第三内部信号始终保持与外部时钟信号信号同相，外部使能信号始终为高电平，当第二内部信号受外部时钟信号控制而周期性翻转时，第三内部信号始终保持与第二内部信号反相；在低压带隙基准电路的校准时间里，当第三内部信号为高电平，第二内部信号为低电平时，第一开关、第三开关、第五开关断开，第二开关和第四开关闭合，放大器电路工作在闭环状态，此时，第一NMOS晶体管和第二NMOS晶体管之间的失调电压被转化为失调电流，注入第一PMOS晶体管和第三PMOS晶体管之间的节点，以及注入第二PMOS晶体管和第四PMOS晶体管之间的节点，进一步产生输出电压VOUT，输出电压VOUT通过第四开关给第二电容充电，此时，第三开关断开，偏置电压的值被第一电容保持，不再受输出电压VOUT的影响，低压带隙基准电路除放大器电路以外的其它部分工作点保持不变，从而低压带隙基准电路的输出参考电压VREF被维持，输出电压VOUT与偏置电压之间的差值被差分校准输入电路转化为差分补偿电流，以反馈的形式注入第一PMOS晶体管和第三PMOS晶体管之间的节点，以及注入第二PMOS晶体管和第四PMOS晶体管之间的节点，对输出电压VOUT进行调节，以存储第一NMOS晶体管和第二NMOS晶体管之间的失调电压信息；在低压带隙基准电路的校准时间里，当第二内部信号为高电平，第三内部信号为低电平时，第一开关和第三开关闭合，第二开关、第四开关和第五开关断开，折叠共源共栅放大器和差分校准输入电路工作在开环状态，共同决定折叠共源共栅放大器的输出电压VOUT，第二开关断开，第一NMOS晶体管的栅端通过第一开关连接至低压带隙基准电路第二电阻与第三电阻的中间节点，折叠共源共栅放大器输出电压VOUT，此时，放大器电路通过反馈作用对带隙基准的工作点进行钳制，使得第一NMOS晶体管和第二NMOS晶体管的栅端电压相等，差分校准输入电路的失调电压对低压带隙基准电路的输出参考电压VREF的影响被消除，保证低压带隙基准电路输出参考电压VREF的精确度。