[发明专利]一种轨到轨的自适应快速响应缓冲器电路

摘要

本发明涉及一种轨到轨的自适应快速响应缓冲器电路。本发明为了解决传统的缓冲器的功耗、响应速度难以折中的难题，提出了一种新型的电路结构：通过采用NMOS差分输入对和PMOS差分输入对并联的方式，实现轨到轨的输入，并在NMOS差分输入对的负载处引入一个反馈环路，从而使输入级的响应速度与输入信号的幅度呈自适应变化：输入信号的幅度越大，NMOS差分输入管响应速度越大；输出级采用推挽式的结构，使输出端口的电流能够灵活地流出或流进，在保证电源效率的情况下，进一步提高了缓冲器的响应速度。

主权项

1.一种轨到轨的自适应快速响应缓冲器电路，其特征是：包括输入级、输出级；其中输入级包括：NMOS差分输入对和PMOS差分输入对并联，所述NMOS差分输入对包括源极对应连接并连接电流沉I_SS1的NMOS管MN1和NMOS管MN2；所述PMOS差分输入对包括源极对应连接并连接电流源I_SS2的PMOS管MP1和PMOS管MP2；NMOS管MN1栅极和PMOS管MP2栅极相连并连接正端输入Vi_p，NMOS管MN2栅极和PMOS管MP1栅极相连并连接负端输入Vi_n；NMOS管MN1的漏极与PMOS管MP9的漏极、跨导运算放大器G_m1的正端输入连接；PMOS管MP9的栅极与跨导运算放大器G_m1的输出端、PMOS管MP3的栅极连接；PMOS管MP3的漏极与PMOS管MP5的源极连接；PMOS管MP5的漏极与PMOS管MP1的漏极、PMOS管MP7的源极、NMOS管MN4的栅极连接；PMOS管MP7的漏极与地连接；PMOS管MP7的栅极通过与电阻串联，最终连接地；NMOS管MN2的漏极与PMOS管MP10的漏极、跨导运算放大器G_m2的正端输入连接；PMOS管MP10的栅极与跨导运算放大器G_m2的输出端、PMOS管MP4的栅极连接；PMOS管MP4的漏极与PMOS管MP6的源极连接；PMOS管MP6的漏极与PMOS管MP2的漏极、PMOS管MP8的源极、NMOS管MN3的栅极连接；PMOS管MP8的漏极与地连接；PMOS管MP8的栅极通过与电阻串联，最终连接地；所述输出级为两级推挽式的结构，包括：源极对应连接并连接电流沉I_SS3的NMOS管MN3和NMOS管MN4构成差分对结构；NMOS管MN3的漏极连接PMOS管MP11的漏极、栅极以及PMOS管MP12的栅极；NMOS管MN4的漏极连接PMOS管MP13的漏极、栅极以及PMOS管MP14的栅极连接；PMOS管MP12的漏极与NMOS管MN5的漏极、栅极和NMOS管MN6的栅极连接；PMOS管MP14的漏极与NMOS管MN6的漏极连接作为缓冲器的输出端口Vout；输入级实现轨到轨的输入，输出级采用工作于AB类工作状态的推挽式的结构，在较高的电源效率下实现大摆幅输出；其中PMOS管MP3源级、PMOS管MP4源级、PMOS管MP9源级、PMOS管MP10源级、PMOS管MP11源级、PMOS管MP12源级、PMOS管MP13源级、PMOS管MP14源级均接高电平，NMOS管MN5源级、NMOS管MN6源级均接地。