[发明专利]一种轨到轨的自适应快速响应缓冲器电路

说明书

本发明涉及一种轨到轨的自适应快速响应缓冲器电路。本发明为了解决传统的缓冲器的功耗、响应速度难以折中的难题，提出了一种新型的电路结构：通过采用NMOS差分输入对和PMOS差分输入对并联的方式，实现轨到轨的输入，并在NMOS差分输入对的负载处引入一个反馈环路，从而使输入级的响应速度与输入信号的幅度呈自适应变化：输入信号的幅度越大，NMOS差分输入管响应速度越大；输出级采用推挽式的结构，使输出端口的电流能够灵活地流出或流进，在保证电源效率的情况下，进一步提高了缓冲器的响应速度。

技术领域

本发明涉及一种轨到轨的自适应快速响应缓冲器电路，属于集成电路技术领域。

背景技术

在所有的电子设备和产品中，都离不开电源管理芯片。低压差线性稳压器(LDO)便是电源管理芯片的重要模块之一，它能够产生并且维持一个精确稳定的不随输入电压、负载环境以及工作条件变化的输出电压，常用于满足各类处理器和专用集成电路(ASIC)供电需求。然而随着半导体工艺技术的不断升级，芯片的集成度越来越高，器件的功能更多、运行速度更快、工作电流变化更剧烈，特别是SOC中许多功能与时钟具有同时性，会导致在很短的时间内器件工作电流非常剧烈(电流由mA级变化到A级)，驱动LDO能够提供更大的供电电流、更高响应速度、更严格的电压反馈精度以及更高的效率性能。

LDO若要提供较高负载电流，其输出功率管必须足够大，在能提供安培级的电流的LDO中，其输出功率管的往往面积超过50％以上，导致其栅极会呈现很大的寄生电容，当负载剧烈变化时，缓冲器对输出功率管的栅极迅速充放电，通过栅极电压对输出功率管进行调整，以实现稳压输出。图1(a)和图1(b)所示为传统的源跟随的缓冲器结构，采用PMOS管或NMOS管通过源极对输出功率管的栅极进行缓冲充电或放电。这种电路结构存在一些缺点：(1)采用PMOS管或NMOS管，其输入范围无法实现轨到轨；(2)缓冲器属于A类工作状态，电流源必须足够大才能满足LDO的响应速度，增大了电路的功耗。

针对图1中的缺点(1)，现有技术提出一种如图2所示混合了PMOS管和NMOS管的差分输入对，从而扩展了输入范围，实现了轨到轨的输入；但是对于缺点(2)，仍然无法解决。

发明内容

本发明为了解决传统的缓冲器电路输入范围小、响应速度慢、功耗高的缺点，本发明提供一种轨到轨的自适应快速响应缓冲器电路。

本发明所采用的技术方案如下：一种轨到轨的自适应快速响应缓冲器电路包括输入级、输出级；其中输入级采用NMOS差分输入对和PMOS差分输入对，以实现轨到轨的输入；输出级采用工作于AB类工作状态的推挽式的结构，在较高的电源效率下实现大摆幅输出。