[发明专利]一种应用于PLL的高性能VCO电路

摘要

本发明公开了一种应用于PLL的高性能VCO电路，包括：多个首尾反相相连的延时单元，用于产生增益和延时，多个延时单元级联后产生增益不小于1、延时大于180度的信号并反馈至第一级延时单元的输入端；缓冲器，用于隔离后续电路对延时单元的影响，通过本发明，实现了一种既能满足宽频率范围又能得到较小KVCO值，且面积小的高性能VCO电路以应用于PLL。

主权项

1.一种应用于PLL的高性能VCO电路，包括：多个首尾反相相连的延时单元，用于产生增益和延时，多个延时单元级联后产生增益不小于1、延时大于180度的信号并反馈至第一级延时单元的输入端；缓冲器，用于隔离后续电路对延时单元的影响；该延时单元采用全差分结构；该延时单元包括差分放大电路、锁存电路以及可控负载，该差分放大电路包括第一NMOS管与第二NMOS管，该锁存电路包括第二PMOS管、第三PMOS管，该可控负载包括第一PMOS管、第四PMOS管、第五PMOS管；该第一NMOS管、第二NMOS管源极接地，栅极分别为延时单元的输入正端和输入负端，该第一NMOS管的漏极与该第二PMOS管、第四PMOS管的漏极以及第三PMOS管的栅极相连组成延时单元的输出负端，该第二NMOS管的漏极与该第三PMOS管、第五PMOS管的漏极以及该第二PMOS管的栅极相连组成延时单元的输出正端，该第二PMOS管、第三PMOS管的源极与该第一PMOS管的漏极相连，该第四PMOS管、第五PMOS管的栅极共同连接至高频控制电压VC1，该第一PMOS管的栅极连接至低频控制电压VC0，该第一PMOS管、第四PMOS管、第五PMOS管的源极连接至电源电压。