[发明专利]顶栅和垂直结构TFT的制作方法

摘要

本发明涉及半导体制造领域，尤其涉及有源层材料、薄膜晶体管及垂直和顶栅结构TFT的制作方法，其分子式为(AO)x(BO)y(Ta2O5)z，其中0.70≤x+y≤0.99，0.01≤z≤0.30，且x+y+2z＝1。A为镓、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合，B为铟或锡中的任意一种或两种的任意组合，金属氧化物半导体有源层材料由于掺入Ta元素，有效地拓展了沟道制作的工艺窗口，以获得高性能的金属氧化物薄膜晶体管，1、掺钽的金属氧化物半导体材料能承受更高的工艺温度，如PECVD钝化层工艺的沉积温度，仍然能保持较好的TFT特性，2、掺钽的金属氧化物半导体材料还能有效地抵抗等离子体轰击作用，可大大地提高薄膜晶体管的器件稳定性。

主权项

1.一种顶栅结构TFT的制作方法，其特征在于：包括以下步骤，步骤一、在衬底上制备缓冲层；步骤二、在所述缓冲层上沉积含有钽掺杂的氧化物半导体薄膜，然后图形化含有钽掺杂的氧化物半导体薄膜作为有源层；步骤三、在所述有源层上连续沉积第一绝缘层和第一金属层，分别作为栅极绝缘层和栅极电极，图形化栅极电极，并利用栅极电极，采用自对准的方法，图形化栅极绝缘层；步骤四、沉积并图形化第三绝缘层作为钝化层；步骤五、在所述钝化层上沉积并图形化第二金属层，作为源漏电极层；所述有源层包括一层或多层不同成分的氧化物半导体薄膜；有源层材料的分子式为(AO)x(BO)y(Ta₂O₅)z，其中0.70≤x+y≤0.99，0.01≤z≤0.30，且x+y+2z＝1；A为镓、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合，B为铟或锡中的任意一种或两种的组合；所述有源层表面层为等离子隔绝层，所述等离子隔绝层为含有钽掺杂的氧化物半导体薄膜；所述含有钽掺杂的氧化物半导体薄膜的载流子浓度为10¹⁶—10¹⁸cm^‑3，迁移率为1—50cm²/Vs，在经过SF₆，C₃F₈，CF₄，Ar，N₂，SiH₄，NH₃，N₂O，O₂，Cl₂工艺气体产生的高温等离子体轰击，持续时间30s—600s后，载流子浓度为10¹⁶—10¹⁸cm^‑3。