[发明专利]一种PCB设计方法及PCB有效

专利信息
申请号: 201610812872.7 申请日: 2016-09-09
公开(公告)号: CN106341948B 公开(公告)日: 2018-11-20
发明(设计)人: 孙龙;武宁 申请(专利权)人: 郑州云海信息技术有限公司
主分类号: H05K3/00 分类号: H05K3/00
代理公司: 济南信达专利事务所有限公司 37100 代理人: 李世喆
地址: 450000 河南省郑州市*** 国省代码: 河南;41
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种PCB设计方法及PCB,其中,方法包括:确定目标PCB中至少两个叠层与至少一个参考层的位置关系,每一个叠层的叠层厚度以及每一个叠层上的信号线的类型;根据所述位置关系以及每一个所述叠层分别对应的叠层厚度,确定当前叠层上的差分线对的走线规则;根据每一个叠层分别对应的差分线对的走线规则以及当前叠层上的信号线的类型,确定当前叠层上每一个差分线对中AC耦合电容的设计间距;根据所述位置关系、每一个所述叠层分别对应的叠层厚度、当前叠层上差分线对的走线规则以及当前叠层上每一个差分线对中AC耦合电容的设计间距设计目标PCB。通过本发明的技术方案,可提高差分线对传输的信号的完整性。
搜索关键词: 一种 pcb 设计 方法
【主权项】:
1.一种印制电路板PCB设计方法,其特征在于,包括:确定目标PCB中至少两个叠层与至少一个参考层的位置关系,每一个所述叠层分别对应的叠层厚度以及每一个所述叠层上的信号线的类型;根据所述位置关系以及每一个所述叠层分别对应的叠层厚度,确定当前叠层上的差分线对的走线规则;根据每一个叠层分别对应的差分线对的走线规则以及当前叠层上的信号线的类型,确定当前叠层上每一个差分线对中AC耦合电容的设计间距;根据所述位置关系、每一个所述叠层分别对应的叠层厚度、当前叠层上差分线对的走线规则以及当前叠层上每一个差分线对中AC耦合电容的设计间距设计目标PCB。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司,未经郑州云海信息技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610812872.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top