[发明专利]提高DAC输出波形精度的方法、装置及磁共振系统有效
申请号: | 201610807641.7 | 申请日: | 2016-09-07 |
公开(公告)号: | CN106656177B | 公开(公告)日: | 2020-01-07 |
发明(设计)人: | 孙容;王宏伟;王艳 | 申请(专利权)人: | 东软医疗系统股份有限公司 |
主分类号: | H03M1/06 | 分类号: | H03M1/06;H03M1/66;G01R33/385 |
代理公司: | 11415 北京博思佳知识产权代理有限公司 | 代理人: | 林祥 |
地址: | 110167 辽宁*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请提供一种提高DAC输出波形精度的方法、装置及磁共振系统。包括:对被测体的每个体素的空间位置进行预设位数的数字编码,其中,所述数字编码的预设位数大于DAC的编码输入位数;确定出所述数字编码产生的量化误差,并将各数字编码减去量化误差所得的剩余部分作为新数字编码;累加各量化误差获得实时累加值,若实时累加值大于等于DAC输出的最低精度值,将累加的量化误差值以DAC最低精度值为单位补偿到对应的新数字编码上,将补偿后的新数字编码作为DAC输入编码,并在获取剩余量化误差值继续累加量化误差。本申请能够在不改变DAC精度的情况下,通过提高输入至DAC的数字编码的精度来提高DAC输出波形的精度。 | ||
搜索关键词: | 提高 dac 输出 波形 精度 方法 装置 磁共振 系统 | ||
【主权项】:
1.一种提高DAC输出波形精度的方法,应用于具备数字编码能力并输出数字编码功能的器件上,其特征在于,包括:/nS101,对被测体的每个体素的空间位置信息进行预设位数的数字编码,其中,所述数字编码的预设位数大于DAC的编码输入位数;/nS102,根据所述数字编码的预设位数和DAC的编码输入位数,计算出对应被测体的每个体素的空间位置信息进行数字编码时产生的量化误差,并将各数字编码减去量化误差所得的剩余部分作为对应被测体的每个体素的空间位置信息的新数字编码;/nS103,累加各量化误差获得实时累加值,并将实时累加值与DAC的最低精度值进行比较,若实时累加值大于等于DAC的最低精度值,则进入步骤S104,否则,继续累加各量化误差;/nS104,将累加的量化误差值以DAC最低精度值为单位补偿到当前被累加的量化误差所对应的新数字编码上,将补偿后的新数字编码作为DAC输入编码,并在获取剩余量化误差值后转步骤S103;/n所述步骤S102中,根据所述数字编码的预设位数和DAC的编码输入位数,确定出对应被测体的每个体素的空间位置信息进行数字编码时产生的量化误差,具体包括:/n计算被测体的每个体素的空间位置信息数字编码的预设位数与DAC编码输入位数的差值;/n截取对应被测体的每个体素的空间位置信息所对应的数字编码中从低位开始的差值大小位数的编码;/n根据截取到的编码,确定对应被测体的每个体素的空间位置信息的量化误差。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东软医疗系统股份有限公司,未经东软医疗系统股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610807641.7/,转载请声明来源钻瓜专利网。
- 上一篇:一种变频它激式射频发生器
- 下一篇:自适应调整参考电压的逐次逼近型ADC
- 同类专利
- 切换电容电路与其补偿方法,模拟数字转换器-201610058822.4
- 张顺志;邵姿菁;黄崇铭 - 财团法人成大研究发展基金会;奇景光电股份有限公司
- 2016-01-28 - 2020-02-07 - H03M1/06
- 本发明提出一种切换电容电路与其补偿方法,模拟数字转换器。切换电容电路包括运算放大器、回授电容、电容器组、开关电路与回授补偿电路。其中回授电容的第一端与至少一电容的第一端耦接至运算放大器的第一输入端。在第一期间,回授电容的第二端与上述电容的第二端耦接至输入端。回授补偿电路用以根据一增益来放大在运算放大器的第一输入端的第一电压以产生第二电压,其中增益大于1。在第二期间,回授电容的第二端是耦接至运算放大器的输出端,并且回授补偿电路会将第二电压施加于上述电容的第二端。借此,可以降低运算放大器增益的需求。
- 模式控制电路和设备-201910843307.0
- 张潜龙;张维琛;刘泰源 - 华为技术有限公司
- 2016-03-22 - 2020-01-24 - H03M1/06
- 本发明实施例提供一种模式控制电路和设备。该电路包括:检测电路、锁存器电路、上下拉电路,上下拉电路包括电压上拉电路和电压下拉电路;检测电路用于检测DVDD是否下电;锁存器电路用于在DVDD下电后,控制锁存器电路的第一输出端的电压和锁存器电路的第二输出端的电压与上下拉电路关联;电压上拉电路用于上拉锁存器电路的第一输出端的电压为常上电区的电源电压,使锁存器电路的第一输出端输出用于控制受控电路进入掉电模式的控制信号;电压下拉电路用于下拉锁存器电路的第二输出端的电压到地,使得受控电路例如ADC电路在DVDD下电后进入Power Down模式,从而避免受控电路产生不必要的功耗和防止受控电路的输入端漏电。
- 用于均衡失真信号的方法以及相应的过滤式均衡器-201580002804.8
- T·库瓦尔德;B·尼奇 - 罗德施瓦兹两合股份有限公司
- 2015-01-23 - 2020-01-21 - H03M1/06
- 滤波型均衡器(12)均衡了由测量结构(1)造成失真的至少一个信号。能够通过最小化代价函数K来确定所述滤波型均衡器(12)的滤波器系数,其中只有对均衡有显著影响的滤波器系数序列被考虑在内。
- 多电平电容性DAC-201480010285.5
- 文森特·奎奎姆普瓦 - 密克罗奇普技术公司
- 2014-03-06 - 2020-01-17 - H03M1/06
- 一种电荷转移类型的数/模转换器DAC可在ΣΔ调制器中用于产生N个输出电平,其中输出电平是通过由所述DAC转移的电荷的相应量定义的。所述DAC具有:第一电容器开关单元,其接收参考电压及第一数字输入值以转移第一输出电荷;至少一个第二电容器开关单元,其接收所述参考电压及第二数字输入值,其中所述第二电容器开关单元的输出与所述第一电容器开关单元的输出并联耦合以产生第一与第二经转移输出电荷的和;及定序器,其控制所述第一及第二电容器开关单元的开关,其中针对每一DAC输入值提供根据个别第一及第二数字输入值的切换序列以产生所述N个输出电平。
- 提高DAC输出波形精度的方法、装置及磁共振系统-201610807641.7
- 孙容;王宏伟;王艳 - 东软医疗系统股份有限公司
- 2016-09-07 - 2020-01-07 - H03M1/06
- 本申请提供一种提高DAC输出波形精度的方法、装置及磁共振系统。包括:对被测体的每个体素的空间位置进行预设位数的数字编码,其中,所述数字编码的预设位数大于DAC的编码输入位数;确定出所述数字编码产生的量化误差,并将各数字编码减去量化误差所得的剩余部分作为新数字编码;累加各量化误差获得实时累加值,若实时累加值大于等于DAC输出的最低精度值,将累加的量化误差值以DAC最低精度值为单位补偿到对应的新数字编码上,将补偿后的新数字编码作为DAC输入编码,并在获取剩余量化误差值继续累加量化误差。本申请能够在不改变DAC精度的情况下,通过提高输入至DAC的数字编码的精度来提高DAC输出波形的精度。
- 一种高精度ADC输入信号控制电路-201911087146.3
- 杨俊杰;杨柳 - 江苏久卫智能科技有限公司
- 2019-11-08 - 2019-12-31 - H03M1/06
- 本发明公开了控制电路技术领域的一种高精度ADC输入信号控制电路,包括时钟控制开关和正反向偏置二极管,所述时钟控制开关和正反向偏置二极管形成的充放电电路控制时钟的电压水平,从而使得开关控制信号随输入信号电压水平同步变换,减小电路的失真,节点电压在时钟高电平时为Vcc‑Vthp+Vin,使得取样NMOS的门电压始终比输入信号高Vcc‑Vthp,来取得低失真取样电路的功能;本发明通过使用时钟控制开关和正反向偏置二极管所形成的充放电电路来调节时钟电压水平,性能稳定,波形失真程度低,能在短时间内稳定下来,而且占用更小的芯片面积,大大提高了取样升压驱动取样电路的性能。
- 一种随机量化信号解码方法及系统-201710094274.5
- 许丽艳;段法兵;任昱昊;潘燕 - 青岛大学
- 2017-02-21 - 2019-12-24 - H03M1/06
- 本发明提供一种随机量化信号解码方法及系统,根据输出结果与输入信号之间的误差作为研判标准,以确定输出信号是否逼近输入信号,只要输出信号与输入信号之间的误差超过允许误差阈值,则会调整每一输出信号的加权值之后重新进入下一周期的计算,如此循环反复,直到均方误差失真在允许误差阈值的范围内,通过自适应地调节加权值,使得解码输出信号最大程度地接近输入信号,使MSE得到最优的提高,从而提高解码器的处理能力,并且上述方法不仅适用于平稳随机信号,也适用于非平稳随机信号。
- 专利分类