[发明专利]一种支持多数据流的TLB装置和TLB模块的更新方法在审
| 申请号： | 201610738487.2 | 申请日： | 2016-08-26 |
| 公开（公告）号： | CN107783912A | 公开（公告）日： | 2018-03-09 |
| 发明（设计）人： | 陈天石;郭崎;陈云霁 | 申请（专利权）人： | 北京中科寒武纪科技有限公司 |
| 主分类号： | G06F12/1027 | 分类号： | G06F12/1027;G06F12/1009;G06F12/121 |
| 代理公司： | 中科专利商标代理有限责任公司11021 | 代理人： | 任岩 |
| 地址： | 100190 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种支持多数据流的TLB装置和TLB模块的更新方法，该装置包括控制单元，对应待处理的流式应用的k个数据流，设置k个TLB模块，每一个TLB模块具有一一对应的页与页框两部分，通过页与页框的映射关系完成逻辑地址向物理地址的转换；其中k为自然数。本发明的装置和方法针对于流式应用数据流本身的特点，可以极大减少逻辑地址与物理地址转换过程中TLB miss情况的发生，从而减少访问内存的次数，极大提高数据访问的性能。 | ||
| 搜索关键词： | 一种 支持 多数 tlb 装置 模块 更新 方法 | ||
【主权项】：
一种支持多数据流的TLB装置，其特征在于，包括：控制单元，对应待处理的流式应用的k个数据流，设置k个TLB模块，每一个TLB模块具有一一对应的页与页框两部分，通过页与页框的映射关系完成逻辑地址向物理地址的转换；其中k为自然数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京中科寒武纪科技有限公司，未经北京中科寒武纪科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610738487.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于硬盘驱动器的逻辑块地址映射-201610074218.0
- Z.Z.班迪克;C.盖约特;A.C.曼扎内尔斯;N.沃特金斯 - 西部数据技术公司
- 2016-02-02 - 2019-11-05 - G06F12/1027
- 一种方法可以包括将数据写入到硬驱动器。在一些示例中，所述方法可以包括：由范围分配器模块接收用于写入数据的命令。该命令可以包括由主机所指定的逻辑块地址(LBA)和数据。所述方法还可以包括：由范围分配器模块将主机所指定的LBA映射为驱动器LBA。所述方法还可以包括：从范围分配器模块发送用于在驱动器LBA处写入数据的命令。
- 内存预留方法及装置-201611035635.0
- 郭峰;向和礼 - 迈普通信技术股份有限公司
- 2016-11-22 - 2019-09-13 - G06F12/1027
- 本发明提供了一种内存预留方法及装置，所述方法包括：在应用程序启动之前，获取用于预留给应用程序的多个内存块的物理地址，将所述多个内存块按照其对应的物理地址的大小关系进行排序；将排序后的所述多个内存块按照其对应的物理地址从大到小的顺序逐一释放；将释放后的所述多个内存块逐一重新申请，并记录重新申请后的所述多个内存块的物理地址与虚拟地址的对应关系。如此，可以有效减少内存块合并过程中的内存碎片，提高内存性能，减小CPU的负载。
- 用于支持可变大小页转换的机制-201811478742.X
- N·L·库雷;A·考克;N·卡切瓦斯;P·S·达玛尼;D·斯坦德林 - 英特尔公司
- 2018-12-05 - 2019-07-12 - G06F12/1027
- 公开了一种用于促进页转换的装置。所述装置：组关联转换后备缓冲器(TLB)，所述组关联转换后备缓冲器包括用于存储虚拟到物理存储器地址转换的多个条目；以及页大小表(PST)，所述页大小表包括用于存储与所述TLB条目中的每一个相对应的页大小的多个条目。
- 具有地址转译快取的处理器及其操作方法-201480065923.3
- 泰瑞.派克斯;柯林.艾迪;密斯瓦纳斯.摩罕;约翰.D.布恩达 - 上海兆芯集成电路有限公司
- 2014-11-26 - 2019-06-04 - G06F12/1027
- 一处理器包含一转译后备缓冲器(TLB)(206)与一映射模块(204)。此转译后备缓冲器(206)包含多个项目(300)，各该项目(300)用以保存一地址转译(306，308)与一有效比特向量(302，304)。对于一相对应的地址转译内容，该有效比特向量(302，304)的各个比特在该比特被设定时，指出该地址转译(306，308)为有效，而在该比特被清除时，指出该地址转译为无效。此转译后备缓冲器(206)还包含一无效化比特向量(302，304)。此无效化比特向量的比特对应于该多个项目(300)的该有效比特向量(302，304)的比特，其中，该无效化比特向量(302，304)具有一设定比特以表示同时清除各项目(300)的有效比特向量(302，304)的相对应比特。映射模块(204)用以产生此无效化比特向量(302，304)。
- 用于高效虚拟标记的高速缓存实现的系统和方法-201811375097.9
- 埃里克·恩斯特·黑格斯滕 - 三星电子株式会社
- 2018-11-19 - 2019-05-28 - G06F12/1027
- 本公开提供一种多处理器系统包括：多个节点和至少一个存储器，每个节点包含至少一个处理器；第一高速缓存，其被配置为存储多个第一高速缓存行，所述第一高速缓存专用于所述多个节点中的至少一个节点；以及第二高速缓存，其被配置为存储多个第二高速缓存行，所述第二高速缓存处于比所述多个第一高速缓存更高的级，其中，所述多个第一高速缓存行中的至少一个包括指向所述多个第二高速缓存行中的一个的位置的第一关联指针，并且其中，所述多个第二高速缓存行中的至少一个包括指向所述多个第一高速缓存行中的一个的位置的第二关联指针。本公开还提供一种用于系统的数据管理方法和计算机可读存储介质。
- 虚拟物理地址转换系统及其管理方法-201310648140.5
- 卢彦儒 - 瑞昱半导体股份有限公司
- 2013-12-04 - 2019-04-23 - G06F12/1027
- 本发明公开了虚拟物理地址转换系统及其管理方法。虚拟物理地址转换系统的管理方法包含：提供一第一存储空间，其中该第一存储空间包含多个缓冲入口；提供一第二存储空间，其中该第二存储空间包含多个转换入口，以及该多个转换入口是对应于多个转换索引；以及当接收一写入指令以将一第一虚拟物理地址转换写入该多个缓冲入口的一特定缓冲入口时，依据该第一虚拟物理地址转换所对应的一第一虚拟地址的一第一部份的位来将该第一虚拟物理地址转换存储于该多个转换入口之中的一写入转换入口，以及将该第一虚拟地址与该写入转换入口所对应的一写入转换索引存储于该特定缓冲入口。
- 在没有页面故障的情况下分配物理页面到虚拟存储器中的稀疏数据集-201780048507.6
- 蒂穆尔·T·帕尔塔舍夫;克里斯多夫·布伦南 - 超威半导体公司
- 2017-07-19 - 2019-04-02 - G06F12/1027
- 一种用于降低虚拟存储器页面故障率的处理系统(100)，包括用于存储数据集的第一存储器(110)，用于存储数据集的子集的第二存储器(150,210,305)，以及处理单元(114)。所述处理单元(114)被配置为接收包括虚拟地址的存储器访问请求，并确定所述虚拟地址是否被映射到第一存储器中的第一物理页面(335)和/或第二存储器中的第二物理页面。所述处理单元响应于所述虚拟地址未映射到所述第二物理页面，将所示第二存储器的空闲页面池(330)中的第三物理页面映射到所述虚拟地址。所述处理单元还准许访问被映射到所述虚拟地址的第三物理页面。
- 转译后备缓冲器、操作其的方法以及包含其的处理器-201480065922.9
- 柯林.艾迪;密斯瓦纳斯.摩罕 - 上海兆芯集成电路有限公司
- 2014-11-26 - 2019-04-02 - G06F12/1027
- 一种处理器，包含一映射模块，用以将架构虚拟处理器标识符映射至非架构全域标识符并将架构程序内容标识符映射至非架构区域标识符。此处理器还包含一具有多个地址转译的转译后备缓冲器(TLB)。对于其中每个地址转译：当此地址转译为全域地址转译时，会在此地址转译加上其中一个非架构全域标识符，而映射模块已将其中一个虚拟处理器标识符映射至此非架构全域标识符；当此地址转译为区域地址转译时，会在此地址转译加上其中一个非架构区域标识符，而映射模块已将其中一个程序内容标识符映射至此非架构区域标识符。
- 地址分配方法及装置-201410446135.0
- 徐君;朱冠宇;罗彩珠 - 杭州华为数字技术有限公司
- 2014-09-03 - 2019-03-26 - G06F12/1027
- 本发明公开了一种地址分配的方法及装置，属于数据存储领域。所述方法包括：将物理内存划分为n个容量相等的物理区间，所述n个容量相等的物理区间中的不同区间对应的页面粒度不同，所述n为大于或等于2的整数；将虚拟地址空间划分为n个容量相等的虚拟区间，n个所述虚拟区间与n个所述物理区间一一对应；在所述虚拟地址空间为应用程序分配虚拟地址；在所述物理内存分配与所述虚拟地址对应的物理地址；根据分配的所述虚拟地址和物理地址，建立虚拟地址与物理地址映射关系页表。本发明解决了MMU的页面粒度种类单一，扩展灵活性较低的问题，实现了MMU同时支持多页面粒度，提高了扩展灵活性，本发明用于数据的存储。
- 用于高效利用地址转换缓存的装置和方法-201810935298.3
- 拉克什·沙吉·莱奥;麦尔斯·罗伯特·杜利 - ARM有限公司
- 2018-08-16 - 2019-03-05 - G06F12/1027
- 本公开涉及用于高效利用地址转换缓存的装置和方法。提供了一种用于高效使用地址转换缓存的装置和方法。该装置具有地址转换缓存，其具有多个条目，其中，每个条目存储在将虚拟地址转换为存储器系统的相应物理地址时所使用的地址转换数据。每个条目标识存储在其中的地址转换数据是合并地址转换数据还是非合并地址转换数据，并还标识存储器系统内与地址转换数据相关联的页面的页面大小。控制电路响应于虚拟地址来在地址转换缓存内执行查找操作以针对地址转换缓存所支持的每个页面大小生成命中指示，以指示是否已经针对存储相关联页面大小的地址转换数据的条目检测到命中。
- 一种内存管理方法、装置以及内存控制器-201410373858.2
- 刘垚;陈荔城;崔泽汉;陈明宇 - 华为技术有限公司;中国科学院计算技术研究所
- 2014-07-31 - 2019-02-12 - G06F12/1027
- 本发明实施例公开了一种内存管理方法和装置。本发明实施例方法包括：由存储管理装置对内存进行管理，当存储管理装置确定页表中没有所述访存请求携带的虚地址时，不触发操作系统的中断，而是由内存管理装置对内存进行管理，可以减轻操作系统的负担，其中，在确定所述虚地址合法时，申请空白页，该内存管理装置位于内存控制器中，更靠近物理内存，可以有效提高内存的管理效率。
- 包括存储管理单元的片上系统及其存储地址转换方法-201410006692.0
- 金奭旼;金宽浩;金成云;金泰善;林庆默 - 三星电子株式会社
- 2014-01-07 - 2019-01-18 - G06F12/1027
- 提供了包括存储管理单元（MMU）的片上系统及其存储地址转换方法。所述SoC包括：主知识产权（IP），被配置为输出与多个工作集合中的每一个工作集合相应的请求；包括多个存储管理单元（MMU）的MMU模块，每个MMU被分配用于工作集合中的一个并且被配置为将与所述请求相应的虚拟地址转换为物理地址；第一总线互连，被配置为将所述MMU模块与存储设备连接以及发送所述请求到所述存储设备，在多个MMU中的至少一个中已经对所述请求执行地址转换；以及第二总线互连，被配置为将所述主IP与所述MMU模块连接以及将所述MMU中的一个分配用于多个工作集合中的每一个工作集合。
- 使用大页内存提升基于申威架构的设备性能的方法及装置-201810776990.6
- 高福亮 - 北京中科网威信息技术有限公司
- 2018-07-16 - 2018-12-21 - G06F12/1027
- 本发明实施例公开一种使用大页内存提升基于申威架构的设备性能的方法及装置，能大大减少TLB Miss和缺页中断次数。方法包括：S1、在待处理的应用程序启动过程中，根据预先设置的分页单位计算需要为所述待处理的应用程序分配的大页内存的页面的数量，根据所述分页单位和所述需要为所述待处理的应用程序分配的大页内存的页面的数量一次性为所述待处理的应用程序分配出需要为所述待处理的应用程序分配的大页内存，并记录所述大页内存的起止地址；S2、获取所述起止地址，根据所述起止地址为所述待处理的应用程序申请内存。
- 处理器和区分系统管理模式条目的方法-201510869158.7
- 密斯瓦納斯·摩罕 - 上海兆芯集成电路有限公司
- 2015-12-01 - 2018-10-26 - G06F12/1027
- 本发明涉及处理器和区分系统管理模式条目的方法。处理器包括：存储器，用于存储表示处理器是否处于系统管理模式(SMM)的SMM值；转译地址高速缓冲存储器(TAC)，包括用于存储地址转译的多个条目，其中各条目包括SMM标识符；命中逻辑，用于将查找地址与TAC中所存储的地址转译进行比较以判断命中，仅在条目的相应SMM标识符与SMM值相匹配的情况下，命中逻辑才判断为命中；以及条目逻辑，用于选择TAC中的用于存储所确定的地址转译的条目，并且对TAC中的所选择的条目的SMM标识符进行编程以匹配SMM值。该处理器还可包括：刷新逻辑，用于区分SMM条目；以及处理逻辑，用于在进入和/或退出SMM的情况下命令进行刷新。在进入和退出SMM的情况下非SMM条目可保持在TAC中。
- 用于有效使用地址转换缓存的技术-201810146412.4
- 阿比什克·拉加;迈克尔·菲利普 - ARM有限公司
- 2018-02-12 - 2018-08-28 - G06F12/1027
- 本公开涉及用于有效使用地址转换缓存的技术。提供了一种用于有效使用地址转换缓存资源的装置和方法。装置包括具有多个条目的地址转换缓存，其中每个条目用于存储在将虚拟地址转变成存储器系统的相应物理地址时使用的地址转换数据。地址转换数据的每个条目具有与该地址转换数据相关联的针对存储器系统内的页面的页面大小指示。分配电路执行分配过程以确定要存储在每个条目中的地址转换数据。此外，模式控制电路被用来根据页面大小分析操作将装置的操作模式在非偏斜模式和至少一个偏斜模式之间进行切换。地址转换缓存被组织为多个部分，并且在非偏斜模式中，分配电路被布置为在执行分配处理时允许地址转换数据被分配给多个部分中的任何部分。
- 线性存储器地址变换和管理-201810078873.2
- J·努兹曼;R·萨德;I·亚诺弗;R·加伯;A·格雷德斯廷 - 英特尔公司
- 2018-01-26 - 2018-08-03 - G06F12/1027
- 本申请公开了线性存储器地址变换和管理。一种处理设备，包括线性地址变换电路，用于确定存储在线性地址的一部分中的元数据值落在预定义元数据范围内。元数据值与多个元数据位对应。线性地址变换电路用于将多个元数据位中的每一个替换为常数值。
- 一种支持多数据流的TLB装置和TLB模块的更新方法-201610738487.2
- 陈天石;郭崎;陈云霁 - 北京中科寒武纪科技有限公司
- 2016-08-26 - 2018-03-09 - G06F12/1027
- 一种支持多数据流的TLB装置和TLB模块的更新方法，该装置包括控制单元，对应待处理的流式应用的k个数据流，设置k个TLB模块，每一个TLB模块具有一一对应的页与页框两部分，通过页与页框的映射关系完成逻辑地址向物理地址的转换；其中k为自然数。本发明的装置和方法针对于流式应用数据流本身的特点，可以极大减少逻辑地址与物理地址转换过程中TLB miss情况的发生，从而减少访问内存的次数，极大提高数据访问的性能。
- 旁路转换缓冲缺失的处理方法及旁路转换缓冲-201310239646.0
- 侯锐;郭旭斌;冯煜晶;张科 - 华为技术有限公司;中国科学院计算技术研究所
- 2013-06-17 - 2018-02-13 - G06F12/1027
- 本发明实施例提供一种旁路转换缓冲缺失的处理方法及旁路转换缓冲，该方法包括当当前访存操作发生TLB缺失异常时，TLB查询历史信息库以确定当前访存操作所使用的VA是否曾被使用，若在历史信息库中查找到该VA，则无需等到指令提取阶段再处理该TLB缺失异常，而是直接从内存中获取与当前VA对应的物理地址PA并进行相应的处理，实现对TLB缺失异常的快速处理，从而提升处理器的性能。
- 操作存储设备和包括其的数据处理系统的方法-201710585490.X
- 李正浩;金镇佑;赵永进 - 三星电子株式会社
- 2017-07-18 - 2018-01-26 - G06F12/1027
- 提供了一种操作包括第一存储装置、第二存储装置和储存转换映射的存储装置的数据存储设备的方法。方法包括从主机接收第一标识符(ID)或第二ID的任何一个以及虚拟地址，使用第一ID或第二ID的任何一个以及虚拟地址从转换映射选择第一物理地址和第二物理地址的其中之一，以及使用选择的物理地址从第一存储装置和第二存储装置的其中之一读取数据并传输数据至主机。转换映射包括与将第一ID和虚拟地址映射至第一存储装置的第一物理地址相关的信息以及与将第二ID和虚拟地址映射至第二存储装置的第二物理地址相关的信息。
- 存储器输出页面零数据的方法及存储器-201310019840.8
- 刘月吉;侯锐;江涛;张乾龙 - 华为技术有限公司;中国科学院计算技术研究所
- 2013-01-18 - 2018-01-16 - G06F12/1027
- 本发明公开了一种存储器输出页面零数据的方法，包括获取页面的虚拟地址；查找与页面的虚拟地址相应的旁路转换缓冲TLB表项；若TLB命中，则判断页面中预定的页面区域是否全为0数据；若页面区域全为0数据，则向外输出0数据或向寄存器发送置0信号，以使接收页面区域数据的寄存器的存储位置为0。由于本发明避免了从缓存中读取页面区域的零数据，而是直接输出0数据至及寄存器或将寄存器置0，这大大提高了存储器的读取速度。
- 实现具有在处理设备之间的共享虚拟存储器的系统的TLB同步-201180069206.4
- B·靳兹伯格;E·纳坦森;I·殴萨池依;R·罗恩;E·威斯曼;Y·扎克;R·L·法瑞尔 - 英特尔公司
- 2011-12-29 - 2018-01-02 - G06F12/1027
- 在图形处理单元中出现的页面错误可通过在中央处理单元上运行的操作系统来处理。在一些实施例中，这意味着未钉扎存储器可用于图形处理单元。在一些情况下，在图形处理单元中使用未钉扎存储器可扩展图形处理单元的能力。
- 使用用于转换并存储数据值的指令来配置替代存储器存取代理-201510062160.3
- 托马斯·安德鲁·萨托里乌斯 - 高通股份有限公司
- 2011-04-27 - 2017-10-31 - G06F12/1027
- 本发明描述使用用于转换并存储数据值的指令来配置替代存储器存取代理。在一个实施例中，接收所述指令，所述指令包括第一操作数及第二操作数，所述第一操作数指定待转换的数据值，所述第二操作数指定与待存储所述数据值的替代存储器存取代理寄存器的位置相关联的虚拟地址。可将所述数据值转换为第一物理地址。可将所述虚拟地址转换为第二物理地址。基于所述第二物理地址而将所述第一物理地址存储于所述替代存储器存取代理寄存器中。
- 为本地与远程物理存储器之间的共享虚拟存储器提供硬件支持-201410350006.1
- G.N.钦亚;H.王;D.A.马泰库蒂;J.D.科林斯;E.舒赫曼;J.P.赫尔德;A.V.巴特;P.塞蒂;S.F.瓦利 - 英特尔公司
- 2010-09-16 - 2017-08-08 - G06F12/1027
- 本发明的名称是“为本地与远程物理存储器之间的共享虚拟存储器提供硬件支持”。在一个实施例中，本发明包括具有存储虚拟地址到物理地址转换的条目的存储器管理单元(MMU)，其中各条目包括指明对应条目的存储单元是存在于本地存储器中还是存在于远程存储器中的存储单元指示符。这样，公共虚拟存储器空间可在可由一个或多个非相干链路分隔的两个存储器之间共享。描述了其它实施例并且要求其权益。
- 实现地址映射的内存管理系统及方法-201510713910.9
- 韩江 - 福州瑞芯微电子股份有限公司
- 2015-10-28 - 2017-05-10 - G06F12/1027
- 本发明提供一种实现地址映射的内存管理系统及方法，包括虚拟地址列表、物理地址列表、压缩地址列表和传输后备缓冲器；所述虚拟地址列表、所述物理地址列表和所述压缩地址列表组成一个n行3列的整合列表，该整合列表包含多个整合表项，每个整合表项中的三个元素分别为相对应的虚拟地址、物理地址和压缩地址；所述传输后备缓冲器用于存储与一些虚拟地址对应的整合表项。本发明的实现地址映射的内存管理系统及方法，能够将现有的虚拟地址到物理地址的映射和物理地址到压缩地址的映射相结合，快速地实现虚拟地址到压缩地址的映射，从而降低访问延时。
- 物理转换后备缓冲器TLB和可配置为支持多个可用虚拟处理元件VPE的处理器-201620454206.6
- R·J·罗扎里奥;S·帕特尔 - 想象技术有限公司
- 2016-05-18 - 2017-05-03 - G06F12/1027
- 物理转换后备缓冲器TLB和可配置为支持多个可用虚拟处理元件VPE的处理器。公开的实施方式涉及用于支持虚拟化和多线程的转换后备缓冲器的装置、系统和方法。公开的实施方式涉及包括具有可变页大小条目的内容可寻址存储器CAM和具有固定页大小条目的组相联存储器的TLB。CAM可包括逻辑上连续的第一组条目位置，其中，所述第一组包括多个子组，每个子组包括供对应的虚拟处理元件的排他使用的逻辑上连续的条目位置；不同于所述第一组的逻辑上连续的第二组条目位置，其中，所述第二组中的条目位置可在可用VPE之间共享。组相联存储器可包括不同于第一组和第二组条目位置的在可用VPE之间共享的逻辑上连续的第三组条目位置。
- 混和地址转换-201380016199.0
- M.K.格施温德;A.J.拜贝尔 - 国际商业机器公司
- 2013-02-19 - 2017-02-22 - G06F12/1027
- 实施例涉及混和地址转换。本发明的一个方面包括接收第一地址、所述第一地址引用在第一地址空间中的位置。所述计算机对于分段旁视缓冲器(SLB)搜索与所述第一地址对应的SLB条目；所述SLB包括类型字段和地址字段，并且确定在所述SLB条目中的所述类型字段的值是否指示哈希页表(HPT)搜索或基数树搜索。基于确定所述类型字段的值指示所述HPT搜索，搜索HPT以确定第二地址，所述第二地址包括所述第一地址向第二地址空间内的转换；并且，基于确定所述类型字段的值指示所述基数树搜索，搜索基数树以确定所述第二地址。
- 转换后备缓冲器-201610330320.2
- R·J·罗扎里奥;S·帕特尔 - 想象技术有限公司
- 2016-05-18 - 2016-11-30 - G06F12/1027
- 转换后备缓冲器(TLB)。公开的实施方式涉及用于支持虚拟化和多线程的转换后备缓冲器的装置、系统和方法。公开的实施方式涉及包括具有可变页大小条目的内容可寻址存储器(CAM)和具有固定页大小条目的组相联存储器的TLB。CAM可包括：逻辑上连续的第一组条目位置，其中，所述第一组包括多个子组，每个子组包括供对应的虚拟处理元件(VPE)的排他使用的逻辑上连续的条目位置；不同于所述第一组的逻辑上连续的第二组条目位置，其中，所述第二组中的条目位置可在可用VPE之间共享。组相联存储器可包括不同于第一组和第二组条目位置的在可用VPE之间共享的逻辑上连续的第三组条目位置。
- 专利分类
