[发明专利]一种基于PI型CDR数字滤波器的加固方法

摘要

本发明公开了一种基于PI型CDR数字滤波器的加固方法，目的是解决基于PI型CDR中数字滤波电路容易受到空间高能粒子的影响，进而引起相位插值系数异常的问题。技术方案是引入包含回退判断模块和选择器的加固电路对数字滤波器的相位追踪累加器输出的current_state和寄存器组输出的last_state进行监测，对监测的结果实施判断。若监测到异常的current_state，则寄存器组的输出维持其上一时钟周期的值不变。采用本发明可以在不引入额外延时的前提下对传播到相位追踪累加器输出端的单粒子效应进行有效地监测并实施回退，避免了单粒子效应对寄存器组的输出即最终相位插值系数造成影响。

主权项

1.一种基于PI型CDR数字滤波器的加固方法，其特征在于包括以下步骤：第一步，在PI型CDR结构中，在数字滤波器的相位追踪累加器和寄存器组之间插入加固电路，加固电路有两个输入端和一个输出端，两个输入端分别与相位追踪累加器和寄存器组相连，从相位追踪累加器接收current_state，从寄存器组接收last_state，加固电路监测接收到的current_state和last_state，并控制进入寄存器组的输入数据；加固电路由一个回退判断模块和一个选择器组成：回退判断模块有两个输入端口和一个输出端口，回退判断模块的第一输入端口I1连接寄存器组的输出端口Q，从Q接收last_state，回退判断模块的第二输入端口I2连接相位追踪累加器的输出端口OUT1，从OUT1接收current_state，回退判断模块的输出端口OUT2连接选择器的选择控制端口S；回退判断模块计算last_state和current_state之间的差值，如果其差值的绝对值大于最大容限，回退判断模块通过OUT2向选择控制端口S输出的last_state和current_state的选择控制信号为高电平，否则通过OUT2向选择控制端口S输出的last_state和current_state的选择控制信号为低电平；选择器有三个输入端口和一个输出端口，选择器的第一输入端口D1连接寄存器组的输出端口Q，从Q接收last_state，作为选择器的第一个待选择数据；第二输入端口D2连接相位追踪累加器的输出端口OUT1，从OUT1接收current_state，作为选择器的第二个待选择数据；选择控制端口S连接回退判断模块的输出端口OUT2，从OUT2接收last_state和current_state的选择控制信号，当选择控制信号为高电平时，选择第一输入端口D1接收的数据last_state至选择器的输出端口OUT3，否则选择第二输入端口D2接收的数据即current_state至选择器的输出端口OUT3；输出端口OUT3连接寄存器组的数据输入端口D，将经过选择判断后的数据送给寄存器组；第二步，利用加固电路抑制单粒子效应，过程如下：2.1加电初始化，第一多路分离器和第二多路分离器输出端口的初始值置为0，相位鉴定和表决器输出端口的初始值置为0，相位追踪累加器输出端口的初始值置为0，寄存器组输出端的初始值置为0；相位插值器输出的clock.Q初始化为clock.QP，clock.I初始化为clock.IP；2.2边沿采样器在相位插值器输出时钟clock.I的上升沿对高速串行数据Din进行采样，形成边沿信息；数据采样器在相位插值器输出时钟clock.Q的上升沿对高速串行数据Din进行采样，形成数据信息；2.3第一多路分离器将边沿信息进行并行化处理，形成n位并行的边沿信息，第二多路分离器将数据信息进行并行化处理，形成n位并行的数据信息；2.4相位鉴定和表决器接收来自第一多路分离器的n位并行边沿信息和来自第二多路分离器的n位并行数据信息，判断时钟的超前或者滞后，表决器对判断出的时钟超前和滞后次数分别进行统计，如果统计结果表明时钟超前的次数大于滞后的次数，则形成up信号；如果统计结果表明时钟滞后的次数大于超前的次数，则形成down信号；2.5相位追踪累加器从相位鉴定和表决器接收up或down信号，根据up或down信号对现有的累加值执行加法或者减法：如果相位追踪累加器接收到up信号，执行加法；如果相位追踪累加器接收到down信号，则执行减法，执行结果即是当前相位插值系数current_state，将当前相位插值系数current_state发送给加固电路的回退判断模块和选择器；2.6.回退判断模块从相位追踪累加器接收当前相位插值系数current_state，从寄存器组读取最终相位插值系数last_state，判定current_state和last_state之间的差值的绝对值是否超过最大容限；若回退判断模块检测到current_state和last_state之间的差值的绝对值超过最大容限，则回退判断模块输出端口OUT2向选择器的选择端口S输出高电平1，转2.7；若回退判断模块检测到current_state和last_state之间的差值的绝对值不超过最大容限，则回退判断模块输出端口OUT2向选择器的选择端口S输出低电平，转2.7；2.7选择器从相位追踪累加器接收当前相位插值系数current_state，从寄存器组读取最终相位插值系数last_state，根据选择端口S决定选择器的输出，如果选择端口S接收到高电平，则选择器选择last_state通过输出端口OUT3发送给寄存器组的输入端D，转2.8；如果选择端口S接收到低电平，则选择器选择current_state通过输出端口OUT3发送给寄存器组的输入端D，转2.8；2.8寄存器组的输入端D从选择器接收数据，寄存器组的时钟端CLK从时钟分频器接收分频时钟clock.div，当clock.div为上升沿时将输入端D的数据进行锁存，形成最终相位插值系数last_state；2.9相位插值器从寄存器组接收最终相位插值系数last_state，经相位插值形成clock.Q和clock.I时钟，提供给边沿采样器和数据采样器，转步骤2.2。