[发明专利]像素内存储单元、像素内数据存储方法以及像素阵列

摘要

公开了一种像素内存储单元及数据存储方法、以及像素阵列。所述像素内存储单元包括数据输入电路，其被配置为在第一控制信号端的第一控制信号处于其有效电平时将数据线上的数据电压读取到第一数据锁存端和第二数据锁存端上；第一数据锁存电路，其被配置为保持所述第一数据锁存端的电平；第二数据锁存电路，其被配置为保持所述第二数据锁存端的电平；驱动控制电路，其被配置为使驱动节点的电平与所述第一数据锁存端的电平相反；以及驱动电路，其被配置为在所述驱动节点处于其有效电平时将第三电源电压端的第三电源电压输出至输出端并且在所述第二数据锁存端处于其有效电平时将第四电源电压端的第四电源电压输出至所述输出端。

主权项

一种像素内存储单元，包括第一数据锁存电路、第二数据锁存电路和驱动电路，其特征在于：所述像素内存储单元还包括数据输入电路和驱动控制电路，其中，所述数据输入电路连接到数据线(DATA)、第一控制信号端(S1)、第一数据锁存端(IN1)以及第二数据锁存端(IN2)，并且被配置为在第一控制信号端的第一控制信号处于其有效电平时将所述数据线上的数据电压(Vdata)读取到所述第一数据锁存端(IN1)和所述第二数据锁存端(IN2)上；所述第一数据锁存电路连接到所述第一数据锁存端(IN1)，并且被配置为保持所述第一数据锁存端(IN1)的电平；所述第二数据锁存电路连接到所述第二数据锁存端(IN2)，并且被配置为保持所述第二数据锁存端(IN2)的电平；所述驱动控制电路连接到所述第一数据锁存端(IN1)以及驱动节点(M)，并且被配置为使所述驱动节点(M)的电平与所述第一数据锁存端(IN1)的电平相反；以及所述驱动电路连接到驱动节点(M)、所述第二数据锁存端(IN2)以及输出端(OUT)，并且被配置为在所述驱动节点(M)处于其有效电平时将第三电源电压端的第三电源电压输出至所述输出端(OUT)并且在所述第二数据锁存端(IN2)处于其有效电平时将第四电源电压端的第四电源电压输出至所述输出端(OUT)。