[发明专利]三轴数控系统高速高精度小线段插补协处理器及其运行方法有效
| 申请号： | 201610286851.6 | 申请日： | 2016-05-03 |
| 公开（公告）号： | CN105929796B | 公开（公告）日： | 2018-07-06 |
| 发明（设计）人： | 董靖川;王太勇;张永宾;申腾跃;刘长玲 | 申请（专利权）人： | 天津大学 |
| 主分类号： | G05B19/414 | 分类号： | G05B19/414 |
| 代理公司： | 天津盛理知识产权代理有限公司 12209 | 代理人： | 董一宁 |
| 地址： | 300072*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种三轴数控系统高速高精度小线段插补协处理器及其运行方法，其中小线段插补协处理器的组成及连接方案是：由几何特征提取单元、规划约束单元、规划元生成单元、运动规划单元、路径插补单元连接形成数据处理流水线实现并行处理。协处理器通过数据读写接口与数控系统中央处理器连接进行数据的交换，构成多处理器并行处理系统。三轴数控小线段加工所需的插补相关运算均在协处理器内高速运行。小线段插补协处理器采用专用硬件逻辑电路实现，可以明显加速算法的执行。插补协处理器本身功能专一，因而结构精简，可部署在数控系统已有的可编程FPGA芯片内，从而降低了系统的总体成本。 | ||
| 搜索关键词： | 协处理器 插补 小线段 三轴数控系统 数控系统 数据处理流水线 中央处理器连接 并行处理系统 几何特征提取 逻辑电路实现 数据读写接口 运动规划单元 可编程FPGA 并行处理 单元连接 多处理器 高速运行 加速算法 三轴数控 生成单元 约束单元 专用硬件 运算 规划 芯片 加工 交换 部署 | ||
【主权项】：
1.三轴数控系统高速高精度小线段插补协处理器，包括：数据读写接口、指令寄存器、状态寄存器、输入缓冲区、配置寄存器、小线段缓冲区、插补输出缓冲区、控制单元、几何特征提取单元、规划约束单元、规划元生成单元、运动规划单元、路径插补单元、以及规划元缓冲区，其特征在于：指令寄存器(2)、状态寄存器(3)、输入缓冲区(4)、配置寄存器(5)和插补输出缓冲区(7)通过数据读写接口(1)与数控系统中央处理器连接；几何特征提取单元(9)、规划约束单元(10)、规划元生成单元(11)、运动规划单元(12)、路径插补单元(13)依次连接形成数据处理流水线实现并行处理；输入缓冲区(4)与几何特征提取单元连接以读取输入的小线段数据；路径插补单元与插补输出缓冲区(7)连接以写入插补结果；规划元生成单元、路径插补单元和小线段缓冲区(6)连接进行小线段数据的存储与交换；规划元生成单元、运动规划单元、路径插补单元和规划元缓冲区(14)并行连接进行规划元数据的存储与交换；在小线段缓冲区内部，存储有小线段队列；在规划元缓冲区内部，存储有规划元队列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津大学，未经天津大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610286851.6/，转载请声明来源钻瓜专利网。
