[发明专利]同步FlexRay时钟的方法及系统

摘要

本发明公开了一种同步FlexRay时钟的方法及系统，其中存储器用于存储FlexRay时钟的偏差数据；时钟同步进程模块用于读取所述偏差数据，并计算校正值；宏时隙产生逻辑电路用于根据所述校正值，对FlexRay时钟进行校正。通过上述方式，本发明的硬件时钟同步算法简单易操作、对存储要求低，速度快，易于集成，可以在中低端FPGA芯片中实现，也可集成到专用的FlexRay通信控制器芯片中。

主权项

1.一种同步FlexRay时钟的方法，其特征在于，包括：测量FlexRay时钟的偏差数据，并存储；读取所述偏差数据，并计算校正值；根据所述校正值，对FlexRay时钟进行校正；测量FlexRay时钟的偏差数据，并存储的步骤具体为：微时隙时基计数器产生基本时钟信号，接收介质访问控制模块的活动点信号，并记录时间点；估计主时间参考点，并计算同步帧时间偏差，获得FlexRay时钟的偏差数据；偏差测量逻辑模块发送所述偏差数据到偏差存储电路；偏差存储电路接收所述偏差数据，并存入存储器中；读取所述偏差数据，并计算校正值的步骤具体为：从存储器中读取所述偏差数据，发送至校正值计算电路；校正值计算电路采用快速容错中值算法进行偏移校正值计算和速率校正值计算，获得校正值；偏差存储电路的读出控制逻辑电路从存储器中读出所述偏差数据，并发送至校正值计算电路中；其中：在偏移校正中，所述校正值计算电路包括容错中值实现模块，容错中值实现模块包括高位数据存储模块、低位数据存储模块以及中值运算模块；高位数据存储模块由高位寄存器组、数据插入模块以及数据比较器组成；高位寄存器组包括高位高值、高位中值和高位低值三个寄存器，其中的数据按非递增排序，每次运算前三个寄存器清零；当有偏差数据输入时，数据比较器将偏差数据与高位中值比较，具体地：当偏差数据≥高位中值时，将偏差数据与高位高值比较，如果偏差数据≥高位高值，则数据插入模块将高位寄存器中的数据整体下移，偏差数据存入高位高值；否则，数据插入模块将高位中值下移到高位低值，偏差数据取代高位中值；当偏差数据<高位中值时，将偏差数据与高位低值比较，如果偏差数据≥高位低值，则数据插入模块将偏差数据取代高位低值，否则，不做处理；低位数据存储模块由低位寄存器组、数据插入模块以及数据比较器组成；低位寄存器组包括低位高值，低位中值，低位低值三个寄存器，其中的数据按非递减排序，每次运算前三个寄存器清零；当有偏差数据输入时，数据比较器将偏差数据与低位中值比较，具体地：当偏差数据≤低位中值时，将偏差数据与低位低值比较，如果偏差数据≤低位低值，则数据插入模块将低位寄存器中的数据整体上移，偏差数据存入低位低值；否则，数据插入模块将低位中值上移到低位高值，偏差数据取代低位中值；当偏差数据>低位中值时，将偏差数据与低位高值比较，如果偏差数据≤低位高值，则数据插入模块将偏差数据取代低位高值，否则，不做处理；当偏差数据输入完毕后，中值运算模块将高位寄存器组中的高位低值与低位寄存器组中的低位高值进行加运算，然后取平均值，即得到校正值；在速率校正中，将奇数同步帧的偏差值与偶数同步帧的偏差值相减，得到的差作为偏差数据，再输入到数据比较器中进行比较。