[发明专利]一种用于射频锁相环的快速自动频率校准电路及校准方法

摘要

本发明涉及一种用于射频锁相环的快速自动频率校准电路及校准方法，能够使采用本电路的射频锁相环在较低的压控增益条件下覆盖较大的输出带宽，同时具备较快的锁定速度。本电路采用准闭环结构，包括一个电压比较器、一个脉冲产生器和一个计数器模块，具有结构简单、锁定速度快的特点。计数器模块使用二分查找法和超前进位加法器进一步缩短了锁相环频率粗调节时间，从而加速锁定过程。

主权项

1.一种用于射频锁相环的快速自动频带校准电路，其特征在于：采用准闭环结构，包括依次连接的电压比较器、脉冲发生器和计数器模块；所述计数器模块包括依次连接的5位四路选择器、5位超前进位加法器、5位双路选择器一、5位寄存器以及5位双路选择器二；所述5位四路选择器的两个输入端分别连接两个5位移位寄存器，分别是5位移位寄存器S1和5位移位寄存器S2；所述5位双路选择器一还分别与5位寄存器以及5位双路选择器二连接；所述5位移位寄存器S1用作加法移位寄存器，存放加数的原码；5位移位寄存器S2用作减法移位寄存器，存放减数的补码；每次比较过程之后加法移位寄存器右移一位，最高位移入0，实现原码减半的功能；减法移位寄存器右移一位，最高位移入1，实现补码减半的功能；所述5位超前进位加法器既能进行加法运算又能进行减法运算，其中减法通过加上减数的补码实现；变换过程中，加法器根据电压比较过程的结果确定进行加法或减法运算；加法运算时，VHO选通四位选路器的C<4:0>端，加计数移位寄存器中存放的原码输入超前进位加法器；减法运算时，VLO选通四位选路器的A<4:0>端，减计数移位寄存器中存放的补码输入超前进位加法器；超前进位加法器较普通全加器有明显的速度优势，能够提高AFC电路选带速度。