[发明专利]通过并行多帧配置方案实现高速FPGA启动

摘要

本申请涉及通过并行多帧配置方案实现高速FPGA启动。本文中提供用于实现可编程集成电路装置的系统和方法，该可编程集成电路装置通过显著减少配置时间实现高速FPGA启动。通过实现高速FPGA启动，与传统的可编程集成电路装置能够适应的应用相比，该可编程集成电路装置将能够适应需要更快的启动时间的应用。为了实现高速启动，针对数据线的每个数据线段实现专用地址寄存器，继而显著地减少配置随机访问存储器(CRAM)写入时间(例如，减少到至少二分之一)。

主权项

1.一种可编程集成电路装置，其包括：可配置的源；数据寄存器，所述数据寄存器被配置为接收来自所述可配置的源的数据；多个数据线段，所述多个数据线段包括：配置随机访问存储器，即CRAM，其中，所述数据寄存器被配置为通过每个数据线段管线式传输所述数据，以及其中，当所述数据寄存器通过每个数据线段管线式传输所述数据时，所述可配置的源被配置为将新数据发送至所述数据寄存器；以及多个地址寄存器，其中，所述多个地址寄存器中的每个地址寄存器对应于所述多个数据线段的相应数据线段，以及其中，所述多个地址寄存器中的每个地址寄存器被配置为向每个相应数据线段的相应CRAM写入所述数据。