[发明专利]一种带隙基准电路有效
| 申请号： | 201610213319.1 | 申请日： | 2016-04-07 |
| 公开（公告）号： | CN107272796B | 公开（公告）日： | 2018-11-16 |
| 发明（设计）人： | 陈春鹏;聂鑫 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | G05F1/56 | 分类号： | G05F1/56 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张振军;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种带隙基准电路，所述带隙基准电路包括运算放大器，所述运算放大器的输出端连接至反馈电路接入点，所述运算放大器的输出端经由单级带负载的共源级电路，连接至所述反馈电路接入点。上述方案在提高电源抑制比的同时稳定性不受影响，避免低电源电压下难以实现稳定输出的问题。 | ||
| 搜索关键词： | 一种 基准 电路 | ||
【主权项】：
1.一种带隙基准电路，所述带隙基准电路包括运算放大器，所述运算放大器的输出端连接至反馈电路接入点，其特征在于，所述运算放大器的输出端经由单级带负载的共源级电路，连接至所述反馈电路接入点；所述带隙基准电路还包括：第一PNP管、第二PNP管、第二电阻、第三电阻、第四电阻、第二PMOS管和第三PMOS管；所述第一PNP管的集电极与基极接地；所述第二PNP管的基极与集电极接地；所述第二电阻的第一端与所述第一PNP管的发射极耦接；所述运算放大器的正相输入端与所述第二PNP管的发射极耦接，负相输入端与所述第二电阻的第二端耦接；所述第三电阻的第一端与所述第二电阻的第二端耦接；所述第四电阻的第一端与所述第二PNP管的发射极耦接，所述第四电阻的第二端作为所述带隙基准电路的输出端；所述第二PMOS管的源极耦接电源，所述第二PMOS管的漏极与所述第三电阻的第二端耦接；所述第三PMOS管的源极耦接电源，所述第三PMOS管的栅极与所述第二PMOS管的栅极耦接并作为所述反馈电路接入点，所述第三PMOS管的漏极与所述第四电阻的第二端耦接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610213319.1/，转载请声明来源钻瓜专利网。
- 上一篇：稳压器
- 下一篇：LDO上下电次序控制电路及供电装置
