[发明专利]一种带隙基准电路

说明书

一种带隙基准电路，所述带隙基准电路包括运算放大器，所述运算放大器的输出端连接至反馈电路接入点，所述运算放大器的输出端经由单级带负载的共源级电路，连接至所述反馈电路接入点。上述方案在提高电源抑制比的同时稳定性不受影响，避免低电源电压下难以实现稳定输出的问题。

技术领域

本发明涉及电路技术领域，特别是涉及一种带隙基准电路。

背景技术

带隙基准电路(BANDGAP)是模拟电路中的基本电路，几乎所有的功能电路比如模数转换电路、数模转换电路等都需要带隙基准电路来产生一个不随电源电压和温度变化的参考电压。对于不随电源电压变化的参考电压的衡量指标，就是电源抑制比(Power SupplyRejection Ratio，PSRR)。所以提高PSRR，对带隙基准电路至关重要。

然而，现有技术中，带隙基准电路在提高电源抑制比时，稳定性受到影响，但又难以实现补偿，除此之外，现有的带隙基准点路还存在低电源电压下难以实现稳定输出的问题。

发明内容

本发明实施例要解决的技术问题是提供一种带隙基准电路，提高电源抑制比的同时稳定性不受影响，同时避免了低电源电压下难以实现稳定输出的问题。

为了解决上述问题，本发明实施例提供一种带隙基准电路，所述带隙基准电路包括运算放大器，所述运算放大器的输出端连接至反馈电路接入点，其特征在于，所述运算放大器的输出端经由单级带负载的共源级电路，连接至所述反馈电路接入点。

可选地，所述单级带负载的共源级电路包括第一NMOS管和负载单元；

所述第一NMOS管适于将输入电压的变化转换为漏极电流的变化，所述第一NMOS管的栅极作为所述单级带负载的共源级电路的输入端，源极接地，漏极与所述负载单元耦接；

所述负载单元适于将所述漏极电流的变化转化为电压的变化。

可选地，所述负载单元包括第一PMOS管；

所述第一PMOS管的漏极与栅极耦接，并与所述第一NMOS管耦接，所述第一PMOS管的源极耦接电源。

可选地，所述负载单元包括第二NMOS管；

所述第二NMOS管的栅极与漏极耦接并与电源耦接，所述第二NMOS管的源极与所述第一NMOS管的漏极耦接。

可选地，所述负载单元包括第一电阻；

所述第一电阻的第一端与所述第一NMOS管的漏极漏接。

可选地，所述带隙基准电路，还包括：第一PNP管、第二PNP管、第二电阻、第三电阻、第四电阻、第二PMOS管和第三PMOS管；

所述第一PNP管的集电极与基极接地；

所述第二PNP管的基极与集电极接地；

所述第二电阻的第一端与所述第一PNP管的发射极耦接；

所述运算放大器的正相输入端与所述第二PNP管的发射极耦接，负相输入端与所述第二电阻的第二端耦接；

所述第三电阻的第一端与所述第二电阻的第二端耦接；

所述第四电阻的第一端与所述第二PNP管的发射极耦接，所述第四电阻的第二端作为所述带隙基准电路的输出端；

所述第二PMOS管的源极耦接电源，所述第二PMOS管的漏极与所述第三电阻的第二端耦接；

所述第三PMOS管的源极耦接电源，所述第三PMOS管的栅极与所述第二PMOS管的栅极耦接并作为所述反馈电路接入点，所述第三PMOS管的漏极与所述第四电阻的第二端耦接

与现有技术相比，本发明的技术方案具有以下有益效果：