[发明专利]一种应用于VLIW类型处理器的存储器装置在审
申请号: | 201610157129.2 | 申请日: | 2016-03-18 |
公开(公告)号: | CN105843589A | 公开(公告)日: | 2016-08-10 |
发明(设计)人: | 任浩琪;吴俊;赵朝兴;雷蕾;王文凯;张志峰 | 申请(专利权)人: | 同济大学 |
主分类号: | G06F9/30 | 分类号: | G06F9/30;G06F9/38 |
代理公司: | 上海科盛知识产权代理有限公司 31225 | 代理人: | 宣慧兰 |
地址: | 200092 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种应用于VLIW类型处理器的存储器装置,用以在VLIW类型处理器中提高多个访存部件访问的效率,其特征在于,该存储器装置包括多个数据宽度均相同的子存储体,多个子存储体按照二维行列方式排布,所述的存储器根据地址信号和地址选择信号的组合设有两种工作方式:方式一:当存储器装置被用做指令存储器或指令缓存时,访问一次读出一个VLIW指令字;方式二:当存储器装置被用做数据存储器或数据缓存时,一次访问的数据作为单独一个数据字供处理器使用,或者作为多个数据字供处理器的SIMD数据通道使用。与现有技术相比,本发明具有灵活度高、效率高等优点。 | ||
搜索关键词: | 一种 应用于 vliw 类型 处理器 存储器 装置 | ||
【主权项】:
1.一种应用于VLIW类型处理器的存储器装置,用以在VLIW类型处理器中提高多个访存部件访问的效率,其特征在于,该存储器装置包括多个数据宽度均相同的子存储体,多个子存储体按照二维行列方式排布,所述的存储器装置支持的最大数据访问宽度为每行子存储体的个数与每个子存储体的数据宽度的乘积,当访存的数据位宽等于所述的存储器装置支持的最大数据访问宽度时:根据地址信号的高位部分选择多个子存储体,根据地址信号的高位部分同时对选中的子存储体进行寻址访问相应的数据,并且将访问得到的数据组成具有最大数据访问宽度的数据,供处理器使用;当访存的数据位宽小于所述的存储器装置支持的最大数据访问宽度时:根据地址信号的高位部分选择一个子存储体,并且根据地址信号的低位部分对该选中的子存储体寻址访问相应的数据,供处理器使用;所述的存储器装置根据地址信号和地址选择信号的组合设有两种工作方式:方式一:当存储器装置被用做指令存储器或指令缓存时,访问一次读出一个VLIW指令字,当存储器装置支持的最大数据访问宽度为128位时,所述的一个VLIW指令字长度为128位;方式二:当存储器装置被用做数据存储器或数据缓存时,一次访问的数据作为单独一个数据字供处理器使用,或者作为多个数据字供处理器的SIMD数据通道使用,当存储器装置支持的最大数据访问宽度为128位时,一次访问的数据作为1个128位数据字供处理器使用,或者作为2个64位、4个32位、8个16位、16个8位数据字供处理器的SIMD数据通道使用。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于同济大学,未经同济大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610157129.2/,转载请声明来源钻瓜专利网。