[发明专利]一种横向SOI功率LDMOS

摘要

本发明属于半导体功率器件技术领域，涉及一种横向SOI功率LDMOS。与现有结构相比，本发明主要特点为具有三栅结构和分离栅结构。三栅结构增加了沟道长度，调制了体内电流分布，从而减小了导通电阻；凹槽形成的分离栅结构减小了栅漏交叠，降低了器件的栅漏电容，从而减小了开关损耗；凹槽形成的分离栅结构辅助耗尽漂移区，使得漂移区的掺杂浓度提高，从而减小器件的导通电阻(导通损耗)。

主权项

一种横向SOI功率LDMOS，包括衬底层(1)和位于衬底层(1)上表面的介质埋层(2)；所述介质埋层(2)上表面的一端具有P型半导体体区(3)，介质埋层(2)上表面的另一端具有N型半导体漏区(12)；在P型半导体体区(3)与N型半导体漏区(12)之间的介质埋层(2)上表面具有漂移区(11)；所述P型半导体体区(3)上表面远离漂移区(11)的一侧具有P型半导体重掺杂体接触区(4)和N型半导体重掺杂源区(5)，P型半导体重掺杂体接触区(4)和N型半导体重掺杂源区(5)相互独立且N型半导体重掺杂源区(5)位于靠近漂移区(11)的一侧；所述P型半导体体区(3)上表面具有栅介质层(6)，在横向，栅介质层(6)的一端与重掺杂源区(5)接触，另一端与有漂移区(11)表面接触，沿器件纵向方向，所述栅介质层(6)位于P型半导体体区(3)中部；所述栅介质层(6)上表面具有栅导电材料(7)，栅导电材料(7)上表面接栅极金属，P型半导体重掺杂体接触区(4)和N型半导体重掺杂源区(5)上表面接源极金属，N型半导体漏区(12)上表面接漏极金属；其特征在于，沿器件纵向方向，LDMOS器件的上层嵌入设置有隔离介质层(9)；所述隔离介质层(9)位于栅介质层(6)正下方的P型半导体体区(3)的两侧，且两侧的隔离介质层(9)沿栅介质层(9)的横向中线呈对称设置；所述隔离介质层(9)的下表面与介质埋层(2)连接，沿器件横向方向，隔离介质层(9)一侧的侧面同时与N型半导体重掺杂源区(5)和P型半导体体区(3)接触，隔离介质层(9)另一侧的侧面与N型半导体漏区(12)接触；沿器件纵向方向，隔离介质层(9)与位于栅介质层(6)下方的P型半导体体区(3)及漂移区(11)接触；在隔离介质层(9)中靠近N型半导体重掺杂源区(5)的一端具有第一凹槽，所述第一凹槽中填充有第一导电材料(8)；所述第一导电材料(8)的侧面通过隔离介质层(9)与P型半导体体区(3)、N型半导体重掺杂源区(5)和漂移区(11)隔离；在隔离介质层(9)中靠近N型半导体漏区(12)的一端具有第二凹槽；所述第二凹槽中填充有第二导电材料(10)，第二导电材料(10)的侧面通过隔离介质层(9)与第一凹槽、N型半导体漏区(12)和漂移区(11)隔离；所述第一导电材料(8)与栅极金属电气连接。