[发明专利]GOI衬底上的光电子和CMOS集成有效

专利信息
申请号: 201610137306.0 申请日: 2016-03-10
公开(公告)号: CN105990375B 公开(公告)日: 2019-07-09
发明(设计)人: E·里欧班端;李宁;D·K·萨达纳 申请(专利权)人: 国际商业机器公司
主分类号: H01L27/12 分类号: H01L27/12;H01L27/14;H01L27/02
代理公司: 北京市金杜律师事务所 11256 代理人: 酆迅
地址: 美国纽*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种用于将光电子器件和硅器件形成在单个芯片上的方法。该方法可以包括:在单个芯片的第一区域和第二区域中形成硅衬底;将锗层形成在至少第一区域中的衬底之上;将光电子器件形成在第一区域中的锗层上,光电子器件具有顶部熔覆层、底部熔覆层以及有源区域,底部熔覆层处在半导体层上,有源区域邻近波导并且处在底部熔覆层上,顶部熔覆层处在有源区域上;以及将硅器件形成在第二区域中的硅层上。
搜索关键词: goi 衬底 光电子 cmos 集成
【主权项】:
1.一种用于半导体器件制造的方法,包括:在第一区域和第二区域中形成绝缘体上半导体SOI衬底,所述SOI衬底包括第一绝缘体层上的半导体层,并且所述第一绝缘体层处在衬底上;从所述第二区域去除所述半导体层和所述绝缘体层,其中所述衬底的顶表面被暴露;将第二绝缘体层形成在所述第一区域中的所述半导体层上;将衬底延伸层形成在所述第二区域中的被暴露的衬底上;将所述器件形成在所述衬底延伸层上;将覆盖所述器件的器件绝缘体层形成在所述第二区域中;将波导形成在所述第二绝缘体层中;以及将光电子器件形成在所述第一区域中,所述光电子器件具有底部熔覆层、有源区域以及顶部熔覆层,其中所述底部熔覆层处在所述半导体层上,所述有源区域处在所述底部熔覆层上,并且所述顶部熔覆层处在所述有源区域上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610137306.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top