[发明专利]集成电路以及其串行器/解串器物理层电路的操作方法有效
| 申请号： | 201610054966.2 | 申请日： | 2016-01-27 |
| 公开（公告）号： | CN106817133B | 公开（公告）日： | 2020-06-09 |
| 发明（设计）人： | 胡元民;林颖甫;温尚志 | 申请（专利权）人： | 智原科技股份有限公司 |
| 主分类号： | H03M9/00 | 分类号： | H03M9/00 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王珊珊 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路以及其串行器/解串器物理层(SERDES PHY层)电路的操作方法。当SERDES PHY层电路处于校正预备态且第一校正输入引脚的信号为致能态时，或是当SERDES PHY层电路处于校正预备态且第一校正输入引脚的信号为致能态且第二校正输入引脚的信号为致能态时，SERDES PHY层电路进入校正态(使用参考电阻进行电流校正)。当完成电流校正后，SERDES PHY层电路进入校正完成态(不使用参考电阻并将第一校正输入引脚电性连接至第一校正输出引脚)。当SERDES PHY层电路没有处于校正完成态时，SERDES PHY层电路使第一校正输出引脚的信号为失能态。 | ||
| 搜索关键词： | 集成电路 及其 串行 器物 电路 操作方法 | ||
【主权项】：
一种集成电路，其特征在于，所述集成电路包括：第一参考电阻焊垫，用以电性连接至位于该集成电路外部的参考电阻；上层电路；以及第一串行器/解串器物理层电路，其数据引脚电性耦接于该上层电路，用以将该上层电路所输出的第一并行数据转换为第一串行数据，或是将第二串行数据转换为第二并行数据以提供给该上层电路，其中该第一串行器/解串器物理层电路还具有参考电阻引脚、第一校正输入引脚与第一校正输出引脚，该参考电阻引脚电性连接至该第一参考电阻焊垫，当该第一串行器/解串器物理层电路处于校正预备态且该第一校正输入引脚的信号为致能态时该第一串行器/解串器物理层电路从该校正预备态进入校正态以使用经电性连接至该第一参考电阻焊垫的该参考电阻进行电流校正，当完成该电流校正后该第一串行器/解串器物理层电路从该校正态进入校正完成态以停止使用该参考电阻并将该第一校正输入引脚电性连接至该第一校正输出引脚，当该第一串行器/解串器物理层电路没有处于该校正完成态时该第一串行器/解串器物理层电路将该第一校正输入引脚不电性连接至该第一校正输出引脚并使该第一校正输出引脚的信号为失能态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于智原科技股份有限公司，未经智原科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610054966.2/，转载请声明来源钻瓜专利网。
