[发明专利]集成电路以及其串行器/解串器物理层电路的操作方法

说明书

一种集成电路以及其串行器/解串器物理层(SERDES PHY层)电路的操作方法。当SERDES PHY层电路处于校正预备态且第一校正输入引脚的信号为致能态时，或是当SERDES PHY层电路处于校正预备态且第一校正输入引脚的信号为致能态且第二校正输入引脚的信号为致能态时，SERDES PHY层电路进入校正态(使用参考电阻进行电流校正)。当完成电流校正后，SERDES PHY层电路进入校正完成态(不使用参考电阻并将第一校正输入引脚电性连接至第一校正输出引脚)。当SERDES PHY层电路没有处于校正完成态时，SERDES PHY层电路使第一校正输出引脚的信号为失能态。

技术领域

本发明涉及一种电子电路，且特别涉及一种集成电路以及其串行器/解串器(serializer/deserializer，SERDES)物理层(physical layer，PHY layer)电路的操作方法。

背景技术

串行器/解串器(serializer/deserializer，一般简称为SERDES)可以将并行数据(parallel data)转换为串行数据(serial data)，或是将串行数据转换为并行数据。图1绘示了配置了一般串行器/解串器(SERDES)的集成电路的电路方块示意图。请参照图1，集成电路100包括上层电路110即多个SERDES物理层(physical layer，一般简称为PHY层)电路。例如，图1绘示了n个SERDES PHY层电路120_1、120_2、…、120_n，其中n可为依照设计需求所决定的任意整数。

上层电路110可以是数据链路层(data link layer)、网络层(network layer)和/或其他功能电路。SERDES PHY层电路120_1～120_n各自具有数据引脚。SERDES PHY层电路120_1～120_n的数据引脚电性耦接于上层电路110。SERDES PHY层电路120_1～120_n可以将上层电路110所输出的并行数据转换为串行数据，然后将串行数据经由数据焊垫130_1、130_2、…、130_n输出至集成电路100外部的电路；和/或是经由数据焊垫130_1～130_n接收集成电路100外部的电路的串行数据，然后将此串行数据转换为并行数据以提供给上层电路110。

SERDES PHY层电路120_1～120_n各自还具有参考电阻引脚。SERDES PHY层电路120_1～120_n参考电阻引脚各自电性连接至参考电阻焊垫140_1、140_2、…、140_n。参考电阻焊垫140_1～140_n各自电性连接至参考电阻10_1、10_2、…、10_n。在SERDES PHY层电路120_1～120_n被供电后的初始化期间，SERDES PHY层电路120_1～120_n会同时进入校正态，使得SERDES PHY层电路120_1～120_n各自使用经电性连接至参考电阻焊垫140_1～140_n的参考电阻10_1～10_n进行电流校正。在供给参考电压至参考电阻10_1～10_n的情况下，参考电阻10_1～10_n可以各自提供对应的参考电流给SERDES PHY层电路120_1～120_n，而SERDES PHY层电路120_1～120_n便可以各自依据这些参考电流来进行电流校正。

一般而言，参考电阻10_1～10_n的阻值相同。若能使SERDES PHY层电路120_1～120_n共用单一个参考电阻，将可以大量减少参考电阻10_1～10_n的数量。然而已知SERDESPHY层电路120_1～120_n不能共用同一个参考电阻，因为SERDES PHY层电路120_1～120_n可能会同时进入校正态(亦即，同时使用所述同一个参考电阻)。多个SERDES PHY层电路120_1～120_n同时使用同一个参考电阻，将因为并联效应而改变进行电流校正所需的参考电流，进而影响电流校正的结果。

发明内容

本发明提供一种集成电路以及其串行器/解串器物理层(SERializer/DESerializer PHYsical layer，以下称SERDES PHY层)电路的操作方法，可以共用同一个参考电阻。