[发明专利]一种提高DRAM后端测试良率的方法

摘要

本发明一种提高DRAM后端测试良率的方法，包括：首先，在DRAM芯片内部设置若干时钟振荡器；时钟振荡器用于查看芯片的工艺角是处于偏快还是偏慢；这些时钟振荡器模块的供电电压由DRAM内部电压生成器产生；其次，在前端测试中，调整电压VINT、VPP、VBLH的调整码，去分别监测这个电压供电的时钟振荡器的输出时钟的周期；当输出时钟周期到达目标值时，选择对应的这组调整码作为DRAM芯片最终的电压调整码；最后，将这些得到的电压调整码设置在DRAM芯片中。本发明考虑到芯片工艺角对测试的影响，并通过调整trm码，使得整张wafer上面所有芯片的输出时钟周期均接近期望值，这样就可以保证DRAM芯片在后端测试中，有关接口时序和存储性能参数都满足SPEC范围。

主权项

1.一种提高DRAM后端测试良率的方法，其特征在于，包括以下步骤：首先，在DRAM芯片内部设置若干时钟振荡器；时钟振荡器用于查看芯片的工艺角是处于偏快还是偏慢；这些时钟振荡器模块的供电电压由DRAM内部电压生成器产生；其次，在前端测试中，调整电压VINT、VPP、VBLH的调整码，去分别监测这个电压供电的时钟振荡器的输出时钟的周期；当输出时钟周期到达目标值时，选择对应的这组调整码作为DRAM芯片最终的电压调整码；最后，将这些得到的电压调整码设置在DRAM芯片中；寻找DRAM芯片最终的电压调整码的具体步骤为：测试设备通过程序将所有的调整码扫一遍，送入电压生成器，电压生成器根据输入调整码的不同，输出的电压值不同，这个电压值送给时钟振荡器，进而使得时钟振荡器的频率发生改变，通过检测时钟振荡器的输出频率来判断到底哪个调整码能达到所需要的目标时钟频率，将此调整码记住作为对应电压的调整码；时钟振荡器的基本单元为反相器、与非门、或非门或者是DRAM中延迟单元电路。