[发明专利]一种提高DRAM后端测试良率的方法

说明书

本发明一种提高DRAM后端测试良率的方法，包括：首先，在DRAM芯片内部设置若干时钟振荡器；时钟振荡器用于查看芯片的工艺角是处于偏快还是偏慢；这些时钟振荡器模块的供电电压由DRAM内部电压生成器产生；其次，在前端测试中，调整电压VINT、VPP、VBLH的调整码，去分别监测这个电压供电的时钟振荡器的输出时钟的周期；当输出时钟周期到达目标值时，选择对应的这组调整码作为DRAM芯片最终的电压调整码；最后，将这些得到的电压调整码设置在DRAM芯片中。本发明考虑到芯片工艺角对测试的影响，并通过调整trm码，使得整张wafer上面所有芯片的输出时钟周期均接近期望值，这样就可以保证DRAM芯片在后端测试中，有关接口时序和存储性能参数都满足SPEC范围。

【技术领域】

本发明涉及动态随机存取存储器技术领域，特别涉及一种提高DRAM后端测试良率的方法。

【背景技术】

DRAM产品的测试通常分为前端晶圆(wafer)测试，后端颗粒(component)测试以及模组(module)测试。通常情况下，通过wafer测试之后的芯片会被切割，封装做成颗粒，送往后端进行测试。封装成本占据了产品成本中的很大一部分，所以产品量产过程中会尽最大程度的去提高后端的测试良率,把尽可能多的芯片的不足在前端卡住。

为了尽可能的保证后端的接口时序参数和存取性能参数，目前DRAM前端测试中会对内部核心工作电压VINT，VPP，VBLH进行die-to-die(芯片到芯片)的调整(trim)，以保证一张wafer上面所有芯片的核心工作电压分布都很集中，以此期望在后端测试中产品的接口时序和存取参数性能都能符合规范(SPEC)要求。目前trim的方法如图1所示，调整电压的trim码，同时监测电压产生器输出电压的绝对值，当输出电压值到达目标值附近时，确定对应的这组trim码为最终选择的trim码。这样虽然可以保证所有芯片的核心电压分布非常集中，但是在实际中，由于工艺制作中的一些局限性，导致即使核心供电电压分布很集中，但是因为芯片之间的工艺角偏差较大，所以引起芯片的接口时序以及存取时间性能分布很宽，导致后端良率较低。

【发明内容】

本发明的目的在于提出了一种提高DRAM后端良率的方法，以解决上述技术问题。

为了实现上述目的，本发明采用如下技术方案：

一种提高DRAM后端测试良率的方法，包括以下步骤：

首先，在DRAM芯片内部设置若干时钟振荡器；时钟振荡器用于查看芯片的工艺角是处于偏快还是偏慢；这些时钟振荡器模块的供电电压由DRAM内部电压生成器产生；

其次，在前端测试中，调整电压VINT、VPP、VBLH的调整码，去分别监测这个电压供电的时钟振荡器的输出时钟的周期；当输出时钟周期到达目标值时，选择对应的这组调整码作为DRAM芯片最终的电压调整码；

最后，将这些得到的电压调整码设置在DRAM芯片中。

进一步的，寻找DRAM芯片最终的电压调整码的具体步骤为：测试设备通过程序将所有的调整码扫一遍，送入电压生成器，电压生成器根据输入调整码的不同，输出的电压值不同，这个电压值送给时钟振荡器，进而使得时钟振荡器的频率发生改变，通过检测时钟振荡器的输出频率来判断到底哪个调整码能达到所需要的目标时钟频率，将此调整码记住作为对应电压的调整码。

进一步的，DRAM内部电压生成器包括VINT内部电压生成器、VPP内部电压生成器和VBLH内部电压生成器；VINT内部电压生成器、VPP内部电压生成器和VBLH内部电压生成器均连接一个对应的时钟振荡器。

进一步的，时钟振荡器的基本单元为反相器、与非门、或非门或者是DRAM中延迟单元电路。

进一步的，电压调整码通过激光熔丝(laser fuse)的形式设置在DRAM芯片中。