[发明专利]用于在交错的多线程环境中操作的数字信号处理器的寄存器堆

摘要

本发明涉及用于在交错的多线程环境中操作的数字信号处理器的寄存器堆。本发明揭示一种处理器装置，所述处理器装置包含存储器及响应于所述存储器的定序器。所述定序器支持极长指令字(VLIW)型指令且至少一个VLIW指令包在执行期间使用若干个操作数。所述处理器装置进一步包含多个响应于所述定序器的指令执行单元及多个寄存器堆。所述多个寄存器堆中的每一者均包含多个寄存器且所述多个寄存器堆耦合到所述多个指令执行单元。此外，所述多个寄存器堆中的每一者均包含若干个数据读取端口且所述多个寄存器堆中每一者的数据读取端口的数量小于由所述至少一个VLIW指令包使用的操作数的数量。

主权项

1.一种操作处理器的方法，所述方法包括：在第一时间周期期间，从耦合到所述处理器的寄存器堆的第一数据读取端口检索极长指令字VLIW指令的第一操作数；在第二时间周期期间，维持经由所述第一数据读取端口对所述寄存器堆的存取；以及在所述第二时间周期期间，从所述第一数据读取端口检索所述VLIW指令的第二操作数，其中所述VLIW指令包括操作数的总数量，且所述寄存器堆包括数据读取端口的总数量，使得所述VLIW指令的操作数的所述总数量大于所述寄存器堆的数据读取端口的所述总数量，其中所述第一时间周期包括解码时钟循环的第二部分及所述处理器的指令管线的寄存器堆存取时钟循环的第一部分；且所述第二时间周期包括所述寄存器堆存取时钟循环的第二部分及所述指令管线的第一指令执行时钟循环的第一部分。