[发明专利]用于在交错的多线程环境中操作的数字信号处理器的寄存器堆

权利要求书

1.一种操作处理器的方法，所述方法包括：

在第一时间周期期间，从耦合到所述处理器的寄存器堆的第一数据读取端口检索极长指令字VLIW指令的第一操作数；

在第二时间周期期间，维持经由所述第一数据读取端口对所述寄存器堆的存取；以及

在所述第二时间周期期间，从所述第一数据读取端口检索所述VLIW指令的第二操作数，

其中所述VLIW指令包括操作数的总数量，且所述寄存器堆包括数据读取端口的总数量，使得所述VLIW指令的操作数的所述总数量大于所述寄存器堆的数据读取端口的所述总数量，其中所述第一时间周期包括解码时钟循环的第二部分及所述处理器的指令管线的寄存器堆存取时钟循环的第一部分；且所述第二时间周期包括所述寄存器堆存取时钟循环的第二部分及所述指令管线的第一指令执行时钟循环的第一部分。

2.如权利要求1所述的方法，其进一步包括：

在所述第一时间周期期间，从所述寄存器堆的第二数据读取端口、第三数据读取端口及第四数据读取端口检索所述VLIW指令的第三操作数、第四操作数及第五操作数；

在所述第二时间周期期间，维持经由所述第二数据读取端口、所述第三数据读取端口及所述第四数据读取端口中的至少一者对所述寄存器堆的存取；以及

在所述第二时间周期期间，从所述第二数据读取端口、所述第三数据读取端口及所述第四数据读取端口中的所述至少一者检索第六操作数。

3.如权利要求1所述的方法，其进一步包括：

在第三时间周期期间，经由所述寄存器堆的第一数据写入端口对所述寄存器堆进行第一次更新；以及

在第四时间周期期间，经由所述第一数据写入端口对所述寄存器堆进行第二次更新，

其中所述寄存器堆包括数据写入端口的总数量，且所述VLIW指令需要寄存器堆更新的总数量，使得用于所述VLIW指令的寄存器堆更新的所述总数量大于所述寄存器堆的数据写入端口的所述总数量，其中所述第三时间周期包括第三指令执行时钟循环的至少一部分，且所述第四时间周期包括所述处理器的指令管线的写回时钟循环的至少一部分。

4.如权利要求3所述的方法，其进一步包括在所述第三时间周期期间经由所述寄存器堆的第二数据写入端口对所述寄存器堆进行第三次更新及在所述第四时间周期期间经由所述寄存器堆的第三数据写入端口对所述寄存器堆进行第四次更新。

5.一种操作处理器的方法，其包括：

在第一时间周期期间，经由耦合到所述处理器的寄存器堆的第一数据写入端口对所述寄存器堆进行与极长指令字VLIW指令相关的第一次更新；

在第二时间周期期间，经由所述第一数据写入端口对所述寄存器堆进行与所述VLIW指令相关的第二次更新，

其中所述寄存器堆包括数据写入端口的总数量，且所述VLIW指令需要寄存器堆更新的总数量，使得用于所述VLIW指令的寄存器堆更新的所述总数量大于所述寄存器堆的数据写入端口的所述总数量，其中所述第一时间周期包括第三指令执行时钟循环的至少一部分，且所述第二时间周期包括所述处理器的指令管线的写回时钟循环的至少一部分。

6.如权利要求5所述的方法，其进一步包括在所述第一时间周期期间，经由所述寄存器堆的第二数据写入端口对所述寄存器堆进行与所述VLIW指令相关的第三次更新，且在所述第二时间周期期间，经由所述寄存器堆的第三数据写入端口对所述寄存器堆进行与所述VLIW指令相关的第四次更新。