[发明专利]一种基于FPGA的NAND Flash容错系统

摘要

本发明公开了一种基于FPGA的NAND Flash容错系统，包括Flash坏块管理子系统、USB通信子系统和上位机。Flash坏块管理子系统由FPGA和Flash阵列组成，通过查询Flash在spare area的标志位检测出厂坏块，查询读、写和擦除操作的返回状态检测损耗坏块，并记录所有坏块的地址。将Flash分为3个逻辑区域，分别为映射好块区、坏块区和信息存储区，并建立地址映射表，存储到信息存储区。FPGA作为核心控制器，通过USB通信子系统和上位机进行通信，可接收上位机发送的控制指令以及上传数据。通过上位机可以查询当前NAND Flash阵列的使用情况，包括好块区的空间大小、数据存储状态等，还可进行自动检测，更新地址映射表，并且可以读取Flash阵列中的存储数据以及将数据存储到Flash阵列中。

主权项

1.一种基于FPGA的NAND Flash容错系统，其特征在于，包括Flash坏块管理子系统、USB通信子系统和上位机；Flash坏块管理子系统由FPGA和NAND Flash阵列组成，通过查询Flash在spare area的标志位检测出厂坏块，查询读、写和擦除操作的返回状态检测损耗坏块，并记录所有坏块的地址；将Flash分为3个逻辑区域，分别为映射好块区、坏块区和信息存储区，并建立地址映射表，将地址映射表存储到信息存储区；FPGA作为核心控制器，通过USB通信子系统和上位机进行通信，接收上位机发送的控制指令以及上传数据；通过上位机能够查询当前NAND Flash阵列的使用情况，包括好块区的空间大小、数据存储状态，对当前NAND Flash阵列的使用情况进行自动检测，更新地址映射表，并且能够读取NAND Flash阵列中的存储数据以及将数据存储到NAND Flash阵列中；所述Flash坏块管理子系统还包括FPGA配置电路和电源模块；电源模块用于将供电电压稳定到FPGA、NAND Flash阵列、FPGA配置电路、USB通信子系统需要的额定电压；FPGA配置电路和FPGA相连；FPGA选用的是Xilinx Virtex V芯片族中的XC5VLX330，FPGA配置电路选用的配置芯片为Platform Flash XL系列下的XCF128XFT64C，选用40MHz晶振为FPGA配置电路提供配置时钟，FPGA采用16位并行总线配置，配置方式选用从并配置，1s之内完成系统配置；NAND Flash阵列由16块Flash芯片组成，Flash芯片采用美光公司的NAND Flash系列下的MT29F8G16；FPGA和MT29F8G16通过8根控制信号线相连，分别为CLE, ALE, CE, WE, RE, WP, R/B和一个16位的IO口；CLE是命令锁存信号，ALE是地址锁存信号，CE是片选信号，WE是写使能信号，RE是读使能信号，WP是写保护信号，R/B是状态信号(空或忙)；16位的IO口为地址、数据和命令时分复用总线；所述Flash坏块管理子系统对Flash坏块的容错分为坏块检测、逻辑区域的划分和地址映射表的更新；开始坏块检测时，通过FPGA遍历Flash的所有块，查询每个块第一页第一个512字节对应spare area的第6个byte，若为非0xff，则为出厂坏块；再对好块分别进行擦除、写入和读取操作，若擦除后写入和读取的数据一致，则标记为好块，否则标记为坏块；然后，将每块Flash划分为映射好块区、坏块区和信息存储区这3个逻辑区域，信息存储区从好块区选取；检测完毕后，更新地址映射表，将所有好块的物理地址映射到好块区，所有坏块的物理地址映射到坏块区，并将地址映射表存储到信息存储区。