[发明专利]一种具有极低泄露电流的带隙基准启动电路

摘要

本发明公开了一种具有极低泄露电流的带隙基准启动电路，包括高长宽比PMOS管、电流镜和NMOS开关，将高长宽比PMOS管作为电阻使用，NMOS开关与带隙基准核心电路的输入端相连，电流镜与带隙基准核心电路的输出端相连。本发明采用NMOS开关，开启速度比PMOS开关快；带隙基准电路正常工作后，NMOS开关关断，NMOS的栅源电压为负电压，从而关断效果更明显，在任何工艺角和温度下泄漏电流都在皮安级别以下，对基准源电流失配影响可以忽略，启动电路中的其它支路仍处于导通状态，但此时启动电路静态电流很小；用PMOS管电阻代替常规无源电阻，节省芯片面积。

主权项

一种具有极低泄露电流的带隙基准启动电路，其特征在于：包括高长宽比PMOS管、电流镜和NMOS开关，将高长宽比PMOS管作为电阻使用，NMOS开关与带隙基准核心电路的输入端相连，电流镜与带隙基准核心电路的输出端相连；所述高长宽比PMOS管为长宽比大于等于10:1的PMOS管；所述高长宽比PMOS管包括第三PMOS管PM3，第三PMOS管PM3的栅极接地，源极接电源电压VDD，漏极接第二NMOS管NM2的漏极；所述电流镜包括第二NMOS管NM2、第三NMOS管NM3、第三PMOS管PM3和第四PMOS管PM4；第二NMOS管NM2的栅极接第三NMOS管NM3的栅极，源极接地，漏极接第三PMOS管PM3的漏极；第三NMOS管NM3的栅极接第三NMOS管NM3的漏极，源极接地，漏极接第四PMOS管PM4的漏极；第四PMOS管PM4的栅极接带隙基准核心电路的输出端，源极接电源电压VDD，漏极接第三NMOS管NM3的漏极；所述NMOS开关包括第一NMOS管NM1，第一NMOS管NM1的栅极接第三PMOS管PM3的漏极，源极接带隙基准核心电路的输入端，漏极接电源电压VDD。