[发明专利]半导体器件及其制造方法在审
| 申请号： | 201580083418.6 | 申请日： | 2015-10-01 |
| 公开（公告）号： | CN108140576A | 公开（公告）日： | 2018-06-08 |
| 发明（设计）人： | 松本雅弘;一之濑一仁;矢岛明 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L21/3205 | 分类号： | H01L21/3205;H01L21/768;H01L23/522 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 陈伟;闫剑平 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 通过使重新布线从上层绝缘膜露出，防止重新布线因与水分或离子等反应而劣化。作为实现该目的的手段，在形成有形成在元件形成区域上的多个布线层、且具有与作为最上层的布线层的焊盘电极连接的重新布线的半导体器件中，在与重新布线相比更靠近切割区域的区域配置虚设图案。 | ||
| 搜索关键词： | 重新布线 半导体器件 布线层 元件形成区域 上层绝缘膜 焊盘电极 切割区域 区域配置 虚设图案 最上层 劣化 离子 制造 | ||
【主权项】：
一种半导体器件的制造方法，其特征在于，包括以下工序：(a)工序，准备半导体衬底，该半导体衬底具有元件形成区域和包围所述元件形成区域的切割区域，且在所述元件形成区域上具有多个布线层和在所述多个布线层的最上层形成的焊盘电极；(b)工序，在所述焊盘电极之上形成具有第1开口部的第1绝缘膜；(c)工序，在所述第1绝缘膜之上形成具有第2开口部的第2绝缘膜；(d)工序，在所述第2绝缘膜之上形成重新布线，该重新布线经由所述第1开口部及所述第2开口部与所述焊盘电极电连接；(e)工序，在所述第2绝缘膜之上且在与所述重新布线相比更靠近切割区域的区域形成虚设图案；以及(f)工序，在所述重新布线之上和所述虚设图案之上形成第3绝缘膜，该第3绝缘膜在所述重新布线上方具有第3开口部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580083418.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
