[发明专利]DRAM设备、用于在DRAM设备中终结的方法、用于输入/输出终结的设备有效
| 申请号： | 201580033746.5 | 申请日： | 2015-06-26 |
| 公开（公告）号： | CN106663458B | 公开（公告）日： | 2019-06-04 |
| 发明（设计）人： | K·贝恩斯;N·伯恩 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G11C7/00 | 分类号： | G11C7/00;G11C7/10 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种存储器子系统包括多器件封装体，该多器件封装体包括组织成多个存储器列的多个存储器器件。该存储器子系统的控制单元将存储器存取命令同时发送至这些存储器列中的部分或全部，并触发接收该存储器存取命令的这些存储器列中的部分或全部以更改管芯上终结(ODT)设置。这些列之一被选择用于执行该存储器存取命令，并且当被触发以更改该ODT设置的所有列都具有该更改的ODT设置时执行该命令。 | ||
| 搜索关键词： | 系统 管芯 终结 选择性 控制 | ||
【主权项】：
1.一种动态随机存取存储器DRAM设备，包括：输入/输出接口硬件，用于接收存储器存取命令，所述存储器存取命令随后是CAS‑2命令；管芯上终结ODT电路，用于选择性地将终结应用于数据信号线；以及寄存器，用于存储ODT设置，所述ODT设置用于指示非目标终结的终结阻抗；其中，所述DRAM用于：响应于接收到非目标CAS‑2命令来将所述非目标终结的终结阻抗应用于所述数据信号线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580033746.5/，转载请声明来源钻瓜专利网。
