[发明专利]用于在分裂栅闪存存储器单元编程过程中减轻干扰的系统和方法有效
| 申请号： | 201580027029.1 | 申请日： | 2015-04-21 |
| 公开（公告）号： | CN106415725B | 公开（公告）日： | 2018-06-05 |
| 发明（设计）人： | J.金;A.利;V.马科夫 | 申请（专利权）人： | 硅存储技术公司 |
| 主分类号： | G11C7/02 | 分类号： | G11C7/02;G11C8/10;G11C16/04;G11C16/08;G11C16/34 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 周学斌;陈岚 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种在分裂栅闪存存储器单元编程过程中用于减轻干扰的改进的控制栅解码设计。在一个实施方案中，控制栅线解码器耦接至与第一扇区中的闪存存储器单元行相关联的第一控制栅线，并且耦接至与第二扇区中的闪存存储器单元行相关联的第二控制栅线。 | ||
| 搜索关键词： | 闪存存储器单元 控制栅线 编程过程 减轻干扰 分裂栅 扇区 耦接 解码器 关联 解码设计 控制栅 改进 | ||
【主权项】：
一种闪存存储器系统，包括：第一扇区，所述第一扇区包括闪存存储器单元的第一多个行，所述第一扇区与第一源极线相关联；第二扇区，所述第二扇区包括闪存存储器单元的第二多个行，所述第二扇区与第二源极线相关联；以及控制栅线解码器，所述控制栅线解码器耦接至控制栅电压源并且选择性地耦接至与所述第一多个行的一个相关联的仅一个控制栅线和与所述第二多个行的一个相关联的仅一个控制栅线，其中所述第一和第二源极线中的一个处于高电压，以及所述第一和第二源极线中的另一个处于低电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于硅存储技术公司，未经硅存储技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580027029.1/，转载请声明来源钻瓜专利网。
- 上一篇：将功率可用性信息提供到存储器
- 下一篇：用于屏蔽磁敏感组件的结构和方法
