[实用新型]一种适用于列车高压IGBT驱动装置

摘要

本实用新型涉及IGBT驱动电路，具体是一种适用于列车高压IGBT驱动装置。本实用新型解决了现有IGBT驱动电路信号传输抗干扰性差、兼容性差的问题。一种适用于列车高压IGBT驱动装置，包括互锁电路、上管驱动电路、下管驱动电路；所述互锁电路包括第一光纤接收器、第二光纤接收器、第一施密特触发反相器、第二施密特触发反相器、第三施密特触发反相器、第四施密特触发反相器、第五施密特触发反相器、第六施密特触发反相器、与非门；所述上管驱动电路包括第一驱动芯片、第一光纤发射器、第一与门、第二与门；所述下管驱动电路包括第二驱动芯片、第二光纤发射器、第三与门、第四与门。本实用新型适用于列车高压IGBT的驱动。

主权项

一种适用于列车高压IGBT驱动装置，其特征在于：包括互锁电路、上管驱动电路、下管驱动电路；所述互锁电路包括第一光纤接收器（U31）、第二光纤接收器（U32）、第一施密特触发反相器（U51）、第二施密特触发反相器（U52）、第三施密特触发反相器（U53）、第四施密特触发反相器（U54）、第五施密特触发反相器（U55）、第六施密特触发反相器（U56）、与非门（U6）、第四十一电阻（R41）、第四十二电阻（R42）、第五十一电阻（R51）、第五十二电阻（R52）、第六十一电阻（R61）、第六十二电阻（R62）、第五十一电容（C51）、第五十二电容（C52）、第六十一电容（C61）、第六十二电容（C62）、第八电容（C8）；第一光纤接收器（U31）的输出端与第一施密特触发反相器（U51）的输入端连接；第一施密特触发反相器（U51）的输出端通过第五十一电阻（R51）与第三施密特触发反相器（U53）的输入端连接；第三施密特触发反相器（U53）的输出端与第五施密特触发反相器（U55）的输入端连接；第五施密特触发反相器（U55）的输出端与与非门（U6）的第一个输入端连接；第四十一电阻（R41）的两端分别与正电源（VCC）和第一施密特触发反相器（U51）的输入端连接；第六十一电阻（R61）的一端接地，另一端与第三施密特触发反相器（U53）的输入端连接；第五十一电容（C51）的两端分别与第一光纤接收器（U31）的两个供电端连接；第六十一电容（C61）的一端接地，另一端与第三施密特触发反相器（U53）的输入端连接；第二光纤接收器（U32）的输出端与第二施密特触发反相器（U52）的输入端连接；第二施密特触发反相器（U52）的输出端通过第五十二电阻（R52）与第四施密特触发反相器（U54）的输入端连接；第四施密特触发反相器（U54）的输出端与第六施密特触发反相器（U56）的输入端连接；第六施密特触发反相器（U56）的输出端与与非门（U6）的第二个输入端连接；第四十二电阻（R42）的两端分别与正电源（VCC）和第二施密特触发反相器（U52）的输入端连接；第六十二电阻（R62）的一端接地，另一端与第四施密特触发反相器（U54）的输入端连接；第五十二电容（C52）的两端分别与第二光纤接收器（U32）的两个供电端连接；第六十二电容（C62）的一端接地，另一端与第四施密特触发反相器（U54）的输入端连接；第八电容（C8）的一端接地，另一端分别与正电源（VCC）和与非门（U6）的正供电端连接；所述上管驱动电路包括第一驱动芯片（U11）、第一光纤发射器（U21）、第一与门（U41）、第二与门（U42）、第十一二极管（D11）、第二十一齐纳二极管（D21）、第三十一快速开关二极管（D31）、第十一电阻（R11）、第二十一电阻（R21）、第三十一电阻（R31）、第八十一电阻（R81）、第八十二电阻（R82）、第九十一电阻（R91）、第九十二电阻（R92）、第十一电容（C11）、第二十一电容（C21）、第三十一电容（C31）、第九十一电容（C91）、第九十二电容（C92）、第一百零一电容（C101）、第一百零二电容（C102）；与非门（U6）的输出端与第一与门（U41）的第一个输入端连接；第一驱动芯片（U11）的两个状态输出端通过第三十一电阻（R31）与第一与门（U41）的第二个输入端连接；第一与门（U41）的输出端依次通过第二十一电阻（R21）、第二十一齐纳二极管（D21）与第一光纤发射器（U21）的正输入端连接，且第一与门（U41）的输出端与第二与门（U42）的第一个输入端连接；第五施密特触发反相器（U55）的输出端与第二与门（U42）的第二个输入端连接；第二与门（U42）的输出端与第一驱动芯片（U11）的两个输入端连接；第十一二极管（D11）的阴极与第一光纤发射器（U21）的正输入端连接，阳极与第一光纤发射器（U21）的负输入端连接且接地；第三十一快速开关二极管（D31）的正输入端接地，负输入端与正电源（VCC）连接，公共连接端与第一与门（U41）的第二个输入端连接；第十一电阻（R11）的两端分别与第一光纤发射器（U21）的两个输入端连接；第十一电容（C11）的一端接地，另一端分别与正电源（VCC）和第一驱动芯片（U11）的正供电端连接；第二十一电容（C21）的一端与第一光纤发射器（U21）的负输入端连接且接地，另一端通过第二十一齐纳二极管（D21）与第一光纤发射器（U21）的正输入端连接；第三十一电容（C31）的一端接地，另一端分别与正电源（VCC）和第一与门（U41）的正供电端连接；第八十一电阻（R81）的一端与第一驱动芯片（U11）副边的第一门极关断端连接，另一端通过第九十一电阻（R91）与第一驱动芯片（U11）副边的第一门极开通端连接；第八十二电阻（R82）的一端与第一驱动芯片（U11）副边的第二门极关断端连接，另一端通过第九十二电阻（R92）与第一驱动芯片（U11）副边的第二门极开通端连接；第九十一电容（C91）的两端分别与第一驱动芯片（U11）副边的第一负电压端和第一参考电压端连接；第一百零一电容（C101）的两端分别与第一驱动芯片（U11）副边的第一正电压端和第一参考电压端连接；第九十二电容（C92）的两端分别与第一驱动芯片（U11）副边的第二负电压端和第二参考电压端连接；第一百零二电容（C102）的两端分别与第一驱动芯片（U11）副边的第二正电压端和第二参考电压端连接；所述下管驱动电路包括第二驱动芯片（U12）、第二光纤发射器（U22）、第三与门（U43）、第四与门（U44）、第十二二极管（D12）、第二十二齐纳二极管（D22）、第三十三快速开关二极管（D33）、第十二电阻（R12）、第二十二电阻（R22）、第三十二电阻（R32）、第八十三电阻（R83）、第八十四电阻（R84）、第九十三电阻（R93）、第九十四电阻（R94）、第十二电容（C12）、第二十二电容（C22）、第三十二电容（C32）、第九十三电容（C93）、第九十四电容（C94）、第一百零三电容（C103）、第一百零四电容（C104）；与非门（U6）的输出端与第三与门（U43）的第一个输入端连接；第二驱动芯片（U12）的两个状态输出端通过第三十二电阻（R32）与第三与门（U43）的第二个输入端连接；第三与门（U43）的输出端依次通过第二十二电阻（R22）、第二十二齐纳二极管（D22）与第二光纤发射器（U22）的正输入端连接，且第三与门（U43）的输出端与第四与门（U44）的第一个输入端连接；第六施密特触发反相器（U56）的输出端与第四与门（U44）的第二个输入端连接；第四与门（U44）的输出端与第二驱动芯片（U12）的两个输入端连接；第十二二极管（D12）的阴极与第二光纤发射器（U22）的正输入端连接，阳极与第二光纤发射器（U22）的负输入端连接且接地；第三十三快速开关二极管（D33）的正输入端接地，负输入端与正电源（VCC）连接，公共连接端与第三与门（U43）的第二个输入端连接；第十二电阻（R12）的两端分别与第二光纤发射器（U22）的两个输入端连接；第十二电容（C12）的一端接地，另一端分别与正电源（VCC）和第二驱动芯片（U12）的正供电端连接；第二十二电容（C22）的一端与第二光纤发射器（U22）的负输入端连接且接地，另一端通过第二十二齐纳二极管（D22）与第二光纤发射器（U22）的正输入端连接；第三十二电容（C32）的一端接地，另一端分别与正电源（VCC）和第三与门（U43）的正供电端连接；第八十三电阻（R83）的一端与第二驱动芯片（U12）副边的第一门极关断端连接，另一端通过第九十三电阻（R93）与第二驱动芯片（U12）副边的第一门极开通端连接；第八十四电阻（R84）的一端与第二驱动芯片（U12）副边的第二门极关断端连接，另一端通过第九十四电阻（R94）与第二驱动芯片（U12）副边的第二门极开通端连接；第九十三电容（C93）的两端分别与第二驱动芯片（U12）副边的第一负电压端和第一参考电压端连接；第一百零三电容（C103）的两端分别与第二驱动芯片（U12）副边的第一正电压端和第一参考电压端连接；第九十四电容（C94）的两端分别与第二驱动芯片（U12）副边的第二负电压端和第二参考电压端连接；第一百零四电容（C104）的两端分别与第二驱动芯片（U12）副边的第二正电压端和第二参考电压端连接。