[实用新型]一种高速抗干扰时钟电路

摘要

本实用新型公开了一种高速抗干扰时钟电路，包括控制芯片U1以及依次连接的用于设置不同频段信号的信号源、用于对所述信号源输出的功率调节且阻抗匹配的功率衰减电路、用于将所述功率衰减电路输出的单端电压信号转换为差分信号并放大的差分放大电路和用于分别对所述差分放大电路输出的差分电压信号限幅去噪的双向限幅滤波电路，双向限幅滤波电路的第一输出端接有第一阻抗匹配电路，双向限幅滤波电路的第二输出端接有第二阻抗匹配电路，第一阻抗匹配电路的输出端和第二阻抗匹配电路的输出端均与所述控制芯片U1相接，本实用新型设计新颖，结构简单，采用可调电阻组成的π型功率衰减器适应信号源输出的不同频段信号，抗干扰性强，实用性强。

主权项

一种高速抗干扰时钟电路，其特征在于：包括控制芯片U1以及依次连接的用于设置不同频段信号的信号源(1)、用于对所述信号源(1)输出的功率调节且阻抗匹配的功率衰减电路(2)、用于将所述功率衰减电路(2)输出的单端电压信号转换为差分信号并放大的差分放大电路(3)和用于分别对所述差分放大电路(3)输出的差分电压信号限幅去噪的双向限幅滤波电路(4)，所述双向限幅滤波电路(4)的第一输出端接有第一阻抗匹配电路(5)，所述双向限幅滤波电路(4)的第二输出端接有第二阻抗匹配电路(6)，所述第一阻抗匹配电路(5)的输出端和所述第二阻抗匹配电路(6)的输出端均与所述控制芯片U1相接。