[实用新型]一种高速抗干扰时钟电路

说明书

技术领域

本实用新型属于频率调节技术领域，具体涉及一种高速抗干扰时钟电路。

背景技术

随着现代芯片、控制器和仪器仪表技术的快速发展，各类电子产品都在不断的更新换代，在技术上复杂程度不断提高，时钟信号的抖动对于高速数模转换电路或模数转换电路的性能指标影响很大，时钟电路的稳定决定一个电子产品的稳定性，当今电子产品设计中时钟频率信号要求也越来越高，现有的高速时钟电路常采用晶体振荡器产生频率信号，但是一个晶体振荡器只能产生一个固定频率且频率振荡不稳定；晶体振荡器振荡的频段往往低于200M Hz，时钟电路采用差模电压与基准电压比较送入到微控制器的振荡器中，而对于FPGA而言往往需要一个高速时钟电路，频率在200M Hz之内时，晶体振荡器输出时钟信号抖动大，在要求高于200M Hz以上的时钟频率时，传统的晶体振荡器无法满足要求，因此，现如今缺少一种结构简单、成本低、设计合理、抗干扰性强的可调式高速时钟电路，采用高稳信号源提供不同高频频段信号，通过多个可变电阻组成可调的π型功率衰减器对不同频段的特性阻抗进行衰减，并采用差分信号电路传输，在差分信号电路输出部分提供共模电压输入到控制芯片中，解决传统的高速时钟电路频段不可调，在传输路径上抗干扰性差，运行不稳定，可靠性差等问题。

实用新型内容

本实用新型所要解决的技术问题在于针对上述现有技术中的不足，提供一种高速抗干扰时钟电路，其设计新颖合理，结构简单，采用可调电阻组成的π型功率衰减器适应信号源输出的不同频段信号，抗干扰性强，实用性强，便于推广使用。

为解决上述技术问题，本实用新型采用的技术方案是：一种高速抗干扰时钟电路，其特征在于：包括控制芯片U1以及依次连接的用于设置不同频段信号的信号源、用于对所述信号源输出的功率调节且阻抗匹配的功率衰减电路、用于将所述功率衰减电路输出的单端电压信号转换为差分信号并放大的差分放大电路和用于分别对所述差分放大电路输出的差分电压信号限幅去噪的双向限幅滤波电路，所述双向限幅滤波电路的第一输出端接有第一阻抗匹配电路，所述双向限幅滤波电路的第二输出端接有第二阻抗匹配电路，所述第一阻抗匹配电路的输出端和所述第二阻抗匹配电路的输出端均与所述控制芯片U1相接。

上述的一种高速抗干扰时钟电路，其特征在于：所述功率衰减电路包括可变电容CH1和π型功率衰减器，所述π型功率衰减器的输入端与所述信号源的输出端相接，π型功率衰减器的输出端与所述可变电容CH1的一端相接。

上述的一种高速抗干扰时钟电路，其特征在于：所述差分放大电路包括变压器T1，所述变压器T1的原边的一端与所述可变电容CH1的另一端相接，变压器T1的原边的另一端接地。

上述的一种高速抗干扰时钟电路，其特征在于：所述双向限幅滤波电路包括电容C1、电容C2以及反向并联的二极管D1和二极管D2，所述反向并联的二极管D1和二极管D2的一端分两路，一路与所述变压器T1的副边的一端相接，另一路与电容C1的一端相接；所述反向并联的二极管D1和二极管D2的另一端分两路，一路与所述变压器T1的副边的另一端相接，另一路与电容C2的一端相接。

上述的一种高速抗干扰时钟电路，其特征在于：所述第一阻抗匹配电路包括电阻R1和电阻R2，所述电阻R1和所述电阻R2的连接端分两路，一路与所述电容C1的另一端相接，另一路为所述第一阻抗匹配电路的信号输出端；电阻R1的另一端接VCC电源输出端，电阻R2的另一端接地；

所述第二阻抗匹配电路包括电阻R3和电阻R4，所述电阻R3和所述电阻R4的连接端分两路，一路与所述电容C2的另一端相接，另一路为所述第二阻抗匹配电路的信号输出端；电阻R3的另一端接VCC电源输出端，电阻R4的另一端接地。

上述的一种高速抗干扰时钟电路，其特征在于：所述控制芯片U1包括FPGA，所述FPGA的CLK0管脚与所述第一阻抗匹配电路的信号输出端相接，所述FPGA的CLK1管脚与所述第二阻抗匹配电路的信号输出端相接。

本实用新型与现有技术相比具有以下优点：

1、本实用新型通过高稳信号源提供高频频段，输出频率范围大，稳定可靠，电路简单,便于推广使用。

2、本实用新型设置功率衰减电路，通过调节功率衰减电路中的π型功率衰减器中的多个可变电阻匹配特性阻抗，适应不同高频频段信号输出，使用效果好。

3、本实用新型差分放大电路采用单端电压信号变换为差分信号的方式输出两路电压信号，并经过双向限幅滤波电路分别对两路电压信号限幅去噪，同时将一对差分信号分别阻抗匹配后输出两路具有共模电压的同幅反相信号，抗干扰性强。