[实用新型]一种带初定位的格雷码盘有效
| 申请号： | 201520143372.X | 申请日： | 2015-03-13 |
| 公开（公告）号： | CN204442351U | 公开（公告）日： | 2015-07-01 |
| 发明（设计）人： | 李向吉;谢广宝;李鹏;夏伟 | 申请（专利权）人： | 东莞捷荣技术股份有限公司 |
| 主分类号： | H03M7/16 | 分类号： | H03M7/16 |
| 代理公司： | 深圳市君胜知识产权代理事务所 44268 | 代理人： | 王永文;刘文求 |
| 地址： | 523879 *** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种带初定位的格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道、第四格雷码道和第五格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；还包括位于所述第三格雷码道内侧的第四格雷码道，及位于所述第四格雷码道内侧的第五格雷码道；所述第四格雷码道包括36个标签码。采用本实用新型能够防止电位刷漏刷格雷码使格雷码计数更准确,还设有防止所述电位刷漏刷的第四格雷码道，能够进一步防止因电位刷转速过快而漏刷格雷码。 | ||
| 搜索关键词： | 一种 定位 格雷码盘 | ||
【主权项】：
一种带初定位的格雷码盘，其特征在于，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道、第四格雷码道和第五格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；还包括位于所述第三格雷码道内侧的第四格雷码道，及位于所述第四格雷码道内侧的第五格雷码道；所述第四格雷码道包括36个标签码。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东莞捷荣技术股份有限公司，未经东莞捷荣技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201520143372.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种手持式信号发生器
- 下一篇：一种模数转换电路模块
- 同类专利
- 一种应用于片上网络的低功耗联合的编解码电路及其编解码方法-201610347303.X
- 杜高明;马世碧;张多利;宋宇鲲;李向阳;尹勇生 - 合肥工业大学
- 2016-05-19 - 2019-03-08 - H03M7/16
- 本发明公开了一种应用于片上网络的低功耗联合的编解码电路及其编解码方法，其特征是，在源节点的输入端设置有编码电路，在目的节点的输出端设置有解码电路；编码电路包括：编码判断拆分模块、四个汉明距离计算模块、四个数据翻转模块、格雷码编码模块、数据编码打包模块；解码电路包括：解码判断拆分模块、四个数据反翻转模块、格雷码解码模块、数据解码打包模块。本发明能降低传输数据的翻转率，从而降低整个片上网络的功耗，并保证数据传输的正确性。
- 一种带初定位的格雷码盘-201510110509.6
- 李向良 - 康凯
- 2015-03-13 - 2018-10-09 - H03M7/16
- 本发明公开了一种带初定位的格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道、第四格雷码道和第五格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；位于所述第三格雷码道内侧的，用于作为定义格雷码码值标签的第四格雷码道；位于所述第四格雷码道内侧的，用于作为零位信号输出标签的第五格雷码道。采用本发明能够防止电位刷漏刷格雷码使格雷码计数更准确,还设有防止所述电位刷漏刷的第四格雷码道，能够进一步防止因电位刷转速过快而漏刷格雷码。
- 一种计数用格雷码盘-201510110501.X
- 李向良 - 康凯
- 2015-03-13 - 2018-06-26 - H03M7/16
- 本发明公开了一种计数用格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道、第四格雷码道和第五格雷码道；其中第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；位于所述第四格雷码道内侧的，用于作为零位信号输出标签的第五格雷码道。采用本发明能够防止电位刷漏刷格雷码使格雷码计数更准确。
- 一种格雷码盘-201510110503.9
- 李向良 - 康凯
- 2015-03-13 - 2018-06-26 - H03M7/16
- 本发明公开了一种格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；位于所述第三格雷码道内侧的，用于作为零位信号输出标签的第四格雷码道。采用本发明能够防止电位刷漏刷格雷码使格雷码计数更准确。
- 反应堆控制棒棒位格莱码发生装置-201720455960.6
- 程星福;赵大威;张曙光;张洪伟;郑鹏尚;赵灿松 - 中广核研究院有限公司北京分公司;中国广核集团有限公司;中国广核电力股份有限公司
- 2017-04-27 - 2018-02-09 - H03M7/16
- 本实用新型提供一种反应堆控制棒棒位格莱码发生装置，包括格莱码发生模块，所述格莱码发生模块包括依次连接的波形发生模块，用于依照预定波形和频率输出方波；波形计数模块，用于将所述方波以二进制码值形式记录；转码模块，用于将二进制码值转换为与棒位值对应的格莱码值。由上，反应堆控制棒棒位格莱码发生装置产生对应棒位的格莱码信号，由通信模块将格莱码信号输出给反应堆控制棒棒位测量柜，以实现对控制棒提升、插入过程中棒位信息的实时模拟，对测量柜进行完整的功能调试。
- 一种带初定位的格雷码盘-201520143372.X
- 李向吉;谢广宝;李鹏;夏伟 - 东莞捷荣技术股份有限公司
- 2015-03-13 - 2015-07-01 - H03M7/16
- 本实用新型公开了一种带初定位的格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道、第四格雷码道和第五格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；还包括位于所述第三格雷码道内侧的第四格雷码道，及位于所述第四格雷码道内侧的第五格雷码道；所述第四格雷码道包括36个标签码。采用本实用新型能够防止电位刷漏刷格雷码使格雷码计数更准确,还设有防止所述电位刷漏刷的第四格雷码道，能够进一步防止因电位刷转速过快而漏刷格雷码。
- 一种计数用格雷码盘-201520143076.X
- 李向吉;谢广宝;李鹏;夏伟 - 东莞捷荣技术股份有限公司
- 2015-03-13 - 2015-07-01 - H03M7/16
- 本实用新型公开了一种计数用格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道、第四格雷码道和第五格雷码道；其中第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；位于所述第四格雷码道内侧独立设置的第五格雷码道。采用本实用新型能够防止电位刷漏刷格雷码使格雷码计数更准确。
- 一种格雷码盘-201520143077.4
- 李向吉;谢广宝;李鹏;夏伟 - 东莞捷荣技术股份有限公司
- 2015-03-13 - 2015-07-01 - H03M7/16
- 本实用新型公开了一种格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；还包括位于所述第三格雷码道内侧的第四格雷码道。采用本实用新型能够防止电位刷漏刷格雷码使格雷码计数更准确。
- 用于可见光通信系统中色移键控星座的编码方案和方法-201180065390.5
- J.瓦莱夫斯基 - 西门子公司
- 2011-09-19 - 2013-09-18 - H03M7/16
- 本发明的目的是提供用于可见光通信系统中色移键控星座的编码方案，目的在于从而分配给所述星座中的邻近符号点的符号之间的最小数目的翻转位。通过本发明的若干实施例建议了符号值到所述星座的符号点的改进分配，这有利地能够减少所述星座中的所有符号点之间的总汉明距离，从而导致位错误率减少可观数量。
- 一种格雷互补码的产生电路-200920117661.7
- 金如江 - 金如江
- 2009-04-12 - 2010-01-06 - H03M7/16
- 本实用新型涉及一种格雷互补码的产生电路，用于产生码长为2i的格雷互补码，i为自然数，其特征在于：包括一数据位数为M的存储器，该存储器内预先保存有码长为2i的互为格雷互补码的两组格雷码序列，并且该存储器的大小至少为2i+1/M；一计数器，该计数器的位数为log2(2i+1/M)；一移位寄存器，该移位寄存器的数据位数也为M；其中，所述存储器、所述计数器、所述移位寄存器的Clock引脚均输入周期为码元宽度的时钟信号，所述计数器的数据输出端与所述存储器的地址引脚相连，所述存储器的数据输出端与所述移位寄存器的数据输入端相连，所述移位寄存器的数据输出端即输出码长为2i的格雷互补码。本实用新型的优点在于：不存在时钟偏移、稳定性好，并且不需要消耗较多的FPGA资源。
- 专利分类
