[发明专利]多协议隔离型数字信号激励源

摘要

多协议隔离型数字信号激励源，属于嵌入式测量技术领域。控制信号及数据信号经输入接口连接至各路总线信号收发器(RS232(103)、RS422(104)、RS485(105)、CAN总线收发器(106)、ARINC－429总线收发器(108))，CAN总线收发器(106)将信号输出至CAN总线驱动器(107)，ARINC－429总线收发器(108)将信号经信号隔离电路(110)输出至ARINC－429总线驱动器(109)，RS232(103)、RS422(104)、RS485(105)总线信号收发器及CAN总线驱动器(107)、ARINC－429总线驱动器(109)的输出端经电平转换电路(112)连接至FPGA(111)，FPGA(111)内部有数据处理电路和嵌入式的软内核处理器，该处理器控制将数据缓存之SDRAM，数据从SDRAM经过RS485收发电路(105)传送至主机终端(113)；所述的内核处理器是nios处理器。本发明中信号参数可程控，各路信号之间相互电气隔离，提高了数据传输的稳定性。

主权项

1.隔离型多协议数字信号激励源，其特征在于：其包括有控制芯片FPGA(111)，系统供电电源(101)，DC/DC电源模块(102)，两路RS232总线收发电路(103)、六路RS422总线收发电路(104)、七路RS485总线收发电路(105)、两路CAN总线收发器电路(106)和两路CAN总线驱动器电路(107)、两路ARINC‑429总线收发器电路(108)和两路ARINC‑429总线驱动器电路(109)，信号隔离电路(110)，电平转换电路(112)，电脑主机终端(113)；电脑主机终端(113)通过RS232‑RS485串口转换器与七路RS485总线收发电路(105)相连接，七路RS485总线收发电路(105)的输出端连接至控制芯片FPGA(111)的输入端，FPGA(111)内部有数据处理电路和嵌入式的软内核处理器；控制芯片FPGA(111)的输出端信号经电平转换电路(112)与两路RS232总线收发电路(103)、两路ARINC‑429总线收发器电路(108)相连，控制芯片FPGA(111)的输出端与六路RS422总线收发电路(104)、七路RS485总线收发电路(105)、两路CAN总线收发器电路(106)信号相连；系统供电电源(101)直接给控制芯片FPGA(111)、两路RS232总线收发电路(103)、两路CAN总线收发器电路(106)、两路CAN总线驱动器电路(107)、两路ARINC‑429总线收发器电路(108)、信号隔离电路(110)的输入级、电平转换电路(112)输出级及DC/DC电源模块(102)供电，系统供电电源(101)通过DC/DC电源模块(102)后分别给六路RS422总线收发电路(104)、七路RS485总线收发电路(105)、两路CAN总线驱动器电路(107)、两路ARINC‑429总线驱动器电路(109)、信号隔离电路(110)的输出级及电平转换电路(112)的输入级供电，即两路CAN总线驱动器电路(107)和信号隔离电路(110)的输入级由系统供电电源(101)供电，信号隔离电路(110)输出级由DC/DC电源模块(102)供电。