[发明专利]一种自定义速率的DP信号发生装置及方法有效
申请号: | 201510925922.8 | 申请日: | 2015-12-14 |
公开(公告)号: | CN105573197B | 公开(公告)日: | 2018-01-05 |
发明(设计)人: | 许笛;郑增强 | 申请(专利权)人: | 武汉精测电子技术股份有限公司 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 武汉东喻专利代理事务所(普通合伙)42224 | 代理人: | 黎慧华 |
地址: | 430070 湖北省武汉*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种自定义速率的DP信号发生装置及方法,其装置包括DP并行数据编码模块、串行解串编码模块AUX接口端子以及DP接口端子;DP并行数据编码模块与串行解串编码模块相连;串行解串编码模块通过AUX接口端子和DP接口端子与待测模组相连;DP并行数据编码模块根据接收到的图像参数,将源图像转换为DP编码的并行数据;串行解串编码模块根据各通道待测模组的速率信息获取DP信号速率,并将上述DP编码的并行数据转化为与该DP信号速率匹配的DP串行信号;该信号发生装置输出的DP信号的速率可根据待测模组的需求进行自定义的动态设置,可同时支持标准和非标准的DP速率,具有低功耗、低干扰、实用性强的特点。 | ||
搜索关键词: | 一种 自定义 速率 dp 信号 发生 装置 方法 | ||
【主权项】:
一种自定义速率的DP信号发生装置,包括DP并行数据编码模块、图像数据接口和DP信号接口,其特征在于,还包括串行解串编码模块,所述DP并行数据编码模块和所述串行解串编码模块固化在一颗可编程逻辑器件中;所述可编程逻辑器件具有耦接所述DP并行数据编码模块与图像数据接口的数据接口端子、耦接所述串行解串编码模块与所述DP信号接口的DP接口端子及耦接所述串行解串编码模块与所述DP信号接口的AUX接口端子;所述DP并行数据编码模块用于将数据接口端子发送的图像数据转换成DP编码的并行数据;所述串行解串编码模块用于根据待测DP模组所需的速率信息获取DP信号速率,并将所述并行数据转化为与所述DP信号速率匹配的DP串行信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉精测电子技术股份有限公司,未经武汉精测电子技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510925922.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种信息扫描检索无线终端设备
- 下一篇:一种压力传感器数据采集装置