[发明专利]一种自定义速率的DP信号发生装置及方法

权利要求书

1.一种自定义速率的DP信号发生装置，包括DP并行数据编码模块、图像数据接口和DP信号接口，其特征在于，还包括串行解串编码模块，所述DP并行数据编码模块和所述串行解串编码模块固化在一颗可编程逻辑器件中；所述可编程逻辑器件具有耦接所述DP并行数据编码模块与图像数据接口的数据接口端子、耦接所述串行解串编码模块与所述DP信号接口的DP接口端子及耦接所述串行解串编码模块与所述DP信号接口的AUX接口端子；

所述DP并行数据编码模块用于将数据接口端子发送的图像数据转换成DP编码的并行数据；所述串行解串编码模块用于根据待测DP模组所需的速率信息获取DP信号速率，并将所述并行数据转化为与所述DP信号速率匹配的DP串行信号。

2.如权利要求1所述的自定义速率的DP信号发生装置，其特征在于，所述串行解串编码模块包括串行解串器；所述串行解串器通过所述DP接口端子连接待测DP模组。

3.如权利要求2所述的自定义速率的DP信号发生装置，其特征在于，所述串行解串编码模块还包括重配单元和AUX通讯单元；所述AUX通讯单元通过所述重配单元与所述串行解串器相连，并通过所述AUX接口端子连接待测DP模组，以获取待测DP模组的速率信息。

4.如权利要求3所述的自定义速率的DP信号发生装置，其特征在于，所述DP信号发生装置包括多个串行解串编码模块及数量与所述串行解串编码模块一致的DP接口端子和AUX接口端子，每个所述串行解串编码模块均固化在所述可编程逻辑器件中；每个所述串行解串编码模块均与所述DP并行数据编码模块相连，并分别通过一个DP接口端子和一个AUX接口端子与一个待测DP模组相连。

5.如权利要求4所述的自定义速率的DP信号发生装置，其特征在于，所述DP信号发生装置还包括上层软件接口模块；所述上层软件接口模块固化在所述可编程逻辑器件中，所述DP并行数据编码模块通过所述上层软件接口模块与所述数据接口端子耦接，所述上层软件接口模块用于向DP并行数据编码模块传递所述数据接口端子发送的图像数据和图像参数。

6.一种基于权利要求1至5任一项所述DP信号发生装置的自定义速率的DP信号发生方法，其特征在于，具体包括如下步骤：

(1)按照DP协议对多通道bmp图像数据和图像参数进行编码，获取DP编码的并行数据；

(2)通过AUX接口端子获取各通道待测DP模组的速率信息；

(3)根据所述速率信息，动态配置各通道的串行解串配置参数、参考时钟、锁相环和串行解串器的配置接口，使得串行解串器与待测DP模组所需的DP信号速率匹配；

(4)将各通道DP编码的并行数据通过配置好的串行解串编码模块，转换为对应速率的串行DP信号。