[发明专利]一种FIR滤波器在审
| 申请号： | 201510724882.0 | 申请日： | 2015-10-30 |
| 公开（公告）号： | CN105391423A | 公开（公告）日： | 2016-03-09 |
| 发明（设计）人： | 胡国旺 | 申请（专利权）人： | 胡国旺 |
| 主分类号： | H03H17/06 | 分类号： | H03H17/06 |
| 代理公司： | 桂林市持衡专利商标事务所有限公司 45107 | 代理人： | 林培 |
| 地址： | 541004 广西壮族自*** | 国省代码： | 广西;45 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明构建了一种FIR滤波器，是一种运用并行分布式算法在FPGA上实现高阶高速的FIR滤波器，滤波阶数可扩展至256阶，处理速度达127M，并且可以扩展至任意阶数的FIR滤波器，具有很大的灵活性。 | ||
| 搜索关键词： | 一种 fir 滤波器 | ||
【主权项】：
一种FIR滤波器，其特征在于：由移位寄存器阵列、ROM查找表阵列、加法器阵列组成；所述移位寄存器阵列由至少一个寄存器组成，所述寄存器用于延时以及暂存数据；所述ROM查找表阵列中，各个ROM的大小与外部采样数据的位数相同；所述加法器阵列为行波进位加法器，采用分布式算法。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于胡国旺，未经胡国旺许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510724882.0/，转载请声明来源钻瓜专利网。
- 上一篇：无线开关
- 下一篇：电子部件、振荡器、电子设备以及移动体
- 同类专利
- 一种自供能心率采样装置-201910449381.4
- 张岩;董鹏辉;胡琴琴 - 电子科技大学
- 2019-05-28 - 2019-10-11 - H03H17/06
- 本发明提出一种自供能心率采样装置，其特征在于，所述装置包括能量收集管理单元、心率采样单元；所述能量收集单元为心率采样单元供电；所述能量收集管理单元用于将外界能量收集用于为心率采样单元供能；所述心率采样单元用于在能量收集管理单元供能期间对心电信号进行采样；所述能量收集管理单元包括能量收集供给模块、能量管理模块；所述能量收集供给模块用于将外界环境能量收集并输出；所述能量管理模块用于控制能量收集供给模块能量输出状态。通过将外接环境能量收集用于为对心率数据的采集，本方案使用低功耗的数据采样方法，控制能量间断的供应来控制采样过程，进行信号采样工作，使能量高效地用于信号采样，降低采样过程中能量的消耗。
- 一种偶长线性相位有限冲击响应数字滤波器-201910359412.7
- 潘红兵;吕航;罗元勇 - 南京大学
- 2019-04-30 - 2019-08-16 - H03H17/06
- 本发明公开了一种偶长线性相位有限冲击响应(FIR)数字滤波器。该滤波器包括前置加法模块，用于将采样后的输入数据按一定的规则进行分组并累加；系数乘法模块，用于将预先处理的滤波器抽头系数和前置加法模块的输出数据相乘；后置加法模块，用于将系数乘法模块的输出数据变换成传统FIR滤波器的输出结果；输出模块，用于输出并行数据。本发明的滤波器利用了对称系数的固有特性，与现有的快速FIR算法(FFA)快速并行FIR滤波器结构相比，可以减少子滤波器段中的乘法器数量，从而大大节省硬件成本。
- 4倍内插积分梳状CIC滤波器高速并行算法-201910180886.5
- 陈婷;郑昱;洪伟;袁韵洁;吴晓光;蔡晓磊;杨玉婷 - 西安电子工程研究所
- 2019-03-11 - 2019-06-21 - H03H17/06
- 本发明涉及一种4倍内插积分梳状CIC滤波器高速并行算法，将串行高速率数据的内插滤波用多路并行结构来实现，采用FPGA设计中面积换速度的转换原则，增加使用了乘法器，结构看似复杂，但是4路数据并行处理的方法却可以使乘法器和加法器均在原速率的四分之一的速率下进行运算，这就有效地提高了内插滤波器的工作速度。
- 插值滤波器构建方法及系统-201811583872.X
- 蒋亮亮;李清;李冬冬 - 科大讯飞股份有限公司
- 2018-12-24 - 2019-05-14 - H03H17/06
- 本发明公开了一种插值滤波器构建方法及系统，方法包括：确定插值基多项式阶数；利用基于插值基多项式阶数所确定的插值基函数，在预设约束条件下获取插值滤波器的实际频域响应；计算实际频域响应与预设的理想滤波器输出的误差；基于使该误差逼近预设的期待误差的目标，求取插值滤波器的目标控制参数；组后利用该目标控制参数构建基多项式插值滤波器。本发明获取滤波器目标参数的过程可根据优化问题进行控制，克服了Gardner同步环路中存在滤波器结构参数固定不变的局限性。本发明通过在频域响应上逼近理想插值滤波器，以此获取更精确的插值精度，进而获得更高精度的环路符号同步精度，使得数字通信系统接收端整体性能得以提升。
- 通用FIR滤波器及其配置方法-201610046237.2
- 陈乔乔 - 深圳市紫光同创电子有限公司
- 2016-01-22 - 2019-04-12 - H03H17/06
- 本发明公开了一种通用FIR滤波器及其配置方法，先设置FIR滤波器的通用模块库，该通用模块库包括多路滤波处理模块，每路滤波处理模块包括数据输入模块和运算模块；然后在实际使用时获取当前需求的目标FIR滤波器设计参数，进而根据获取的设计参数计算得到当前目标FIR滤波器需要滤波处理模块的路数k，然后从通用模块库中选择、并根据设计参数启用k路目标滤波处理模块即可实现当前需要的目标FIR滤波器。本发明提供通用模块库然后根据当前实际需求灵活选用，可以提升资源利用率，且可提升设计人员的设计效率和使用体验的满意度。
- 一种基于FPGA的多路并行数据FIR滤波实现方法-201811252556.4
- 陈晖;张晓峰;陈伟峰;王东锋 - 天津光电通信技术有限公司
- 2018-10-25 - 2019-03-01 - H03H17/06
- 本发明公开了一种基于FPGA的多路并行数据FIR滤波实现方法。该方法有如下步骤：1、将多路并行数据进行移位存储；2、将移位存储数据进行延迟打拍；3、将延迟打拍数据与FIR相应系数进行并行乘加运算；运算结果即为滤波后数据。该方法在FPGA内部实现了并行FIR阵列，以同时处理多路并行的数据。当采样信号带宽很大，采样率很高，FPGA必须在一个时钟周期接收多个采样点时，要对接收的数据实时进行FIR滤波处理，采用本发明提供的方法可很好的实现功能与性能要求。在大宽带数字信号处理、高速数字通信领域有广泛的应用价值。
- 一种高效的LTE系统中降采样处理方法-201811089466.8
- 章恩友;龙翔林;蒋卫平;曹小松;陆聪沛;张军强;沈叶;姚晓峰;余浩锋;许智景;林铁树 - 宁波迦南智能电气股份有限公司
- 2018-09-18 - 2019-02-22 - H03H17/06
- 一种高效的LTE系统中降采样处理方法，降采样过程中抗混叠滤波器采用基于栅格结构单元的波形数字算法，抗混叠滤波器结构如下，包括上支路和下支路，上支路上串联连接有一个第一单元和多个第二单元，下支路串联连接多个第二单元，上支路和下支路通过加法器连接并输出,栅格结构单元分别包括第一输入端、第二输入端以及经过栅格化处理后的第一输出端、第二输出端。本发明具有过渡带窄、带内近似线性相位、系统稳定度高、受滤波器系数变化影响小以及计算效率高等优势。
- 一种用于宽带系统的数字式相位非线性校正方法及装置-201610705748.0
- 钟景华;王志刚 - 南京国睿安泰信科技股份有限公司
- 2016-08-22 - 2019-02-12 - H03H17/06
- 本发明涉及一种用于宽带系统的数字式相位非线性校正方法及装置，利用专门设计的测试信号能量频带分布可定制的特点，将被测宽带分为若干相互正交的子带，对被测宽带电路对象施加上述激励，对其输出响应采用相干同步量化技术，利用阈值设定极值搜索计算序列起点并截取，对输出截取序列做全相位离散傅里叶变换，获得被测相位非线性失真特性数据，该方法及其装置易于内建在被测系统原有宽带电路中并快速实施，便于被测宽带系统的通道自检或校正。
- 根据帧对由可变采样频率中断的音频信号进行重采样-201480075664.2
- S.拉戈特;J.丹尼尔;B.科维赛 - 奥兰治
- 2014-12-11 - 2018-09-28 - H03H17/06
- 本发明涉及一种用于针对当前信号帧用输出采样频率对音频信号进行重采样的方法。该方法被用于以与该当前帧的第二采样频率不同的第一采样频率对前一帧进行采样的情况中，并且包括：通过分别在该前一帧的经存储的多个样本的结束处以及在该当前帧的多个样本的开始处添加多个零点样本来确定该信号的第一区段(E301)和第二区段(E303)的步骤；通过将至少一个重采样滤波器分别应用于从该第一频率到该输出频率进行重采样的该第一区段以及从该第二频率到该输出频率进行重采样的该第二区段来获得第一重采样区段(E302)和第二重采样区段(E304)；并且组合(E305)该第一重采样区段与该第二重采样区段的重叠部分以获得该重采样当前帧的至少一部分。本发明还可用于重采样设备以及包括这种设备的解码器。
- 基于FIR滤波器的数字万用表降噪方法-201610421978.4
- 马敏;张永友;戴志坚;王锂 - 电子科技大学
- 2016-06-13 - 2018-09-07 - H03H17/06
- 本发明公开了一种基于FIR滤波器的数字万用表降噪方法，在数字万用表测量电路中采用FIR滤波器测量信号进行滤波降噪；在数字万用表进行初始化时，分别采用基于粒子群算法的FIR滤波器设计方法对每个测量档位的FIR滤波器进行设计，其具体方法为：以FIR滤波器的单位冲激响应作为粒子群算法的粒子位置向量，基于FIR滤波器的滤波后信号的信噪比和FIR滤波器的均方误差来设计粒子群算法的适应度函数，迭代得到FIR滤波器；在数字万用表实际测量中，监测滤波后信号的信噪比，大于阈值时则重新进行优化，对FIR滤波器进行更新。本发明可得到兼顾信噪比性能的FIR滤波器，并且在数字万用表使用过程中实现了FIR滤波器对输入信号的适应性调整，提高数字万用表的降噪性能。
- 一种频率响应与系数量化位数弱相关的半带滤波器-201610353408.6
- 吴建辉;张俊;陈超;黄成;李红 - 东南大学
- 2016-05-25 - 2018-07-17 - H03H17/06
- 本发明公开了一种频率响应与系数量化位数弱相关的半带滤波器，包括前置滤波模块、多路选择器模块、加法器模块、乘法器模块和延迟功能模块，在保持半带滤波器传递函数不变的情况下，减小了半带滤波器频率响应对系数量化位数的依赖程度。本发明将半带滤波器拆分为两个子滤波器级联，其中一子滤波器的频率响应不依赖于系数，从而可降低整个半带滤波器频率响应对系数扰动的影响。与传统的实现结构相比，本发明实现相同的滤波器性能所需的系数量化位数较小，可降低滤波运算过程中的运算量，进而可以降低功率消耗、节省硬件资源、降低成本。
- 一种数字位增加装置-201721635780.2
- 李荣宽;薛晓东;柳林刚 - 四川知微传感技术有限公司
- 2017-11-29 - 2018-04-27 - H03H17/06
- 本实用新型公开了一种数字位增加装置，包括数字位增加模块和时钟控制模块，其中，数字位增加模块包括级联积分梳状滤波器和移动平均滤波器；时钟控制模块，用于向级联积分梳状滤波器和移动平均滤波器提供时钟信号；级联积分梳状滤波器，用于接收时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时接收传感器输出的数字码，然后进行积分和降频，且在积分过程中实现位数的递增；移动平均滤波器，用于接收时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时去除时钟抖动和级联积分梳状滤波器输出信号的固有噪声，以实现平滑输出。本实用新型使用元器件少，便于实现，且能提升传感器产品的输出分辨率，进而有利于传感器产品的推广应用。
- 一种数字位增加系统-201711227585.0
- 李荣宽;薛晓东;柳林刚 - 四川知微传感技术有限公司
- 2017-11-29 - 2018-03-20 - H03H17/06
- 本发明公开了一种数字位增加系统，包括数字位增加模块和时钟控制模块，其中，数字位增加模块包括级联积分梳状滤波器和移动平均滤波器；时钟控制模块，用于向级联积分梳状滤波器和移动平均滤波器提供时钟信号；级联积分梳状滤波器，用于接收时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时接收传感器输出的数字码，然后进行积分和降频，且在积分过程中实现位数的递增；移动平均滤波器，用于接收时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时去除时钟抖动和级联积分梳状滤波器输出信号的固有噪声，以实现平滑输出。本发明使用元器件少，便于实现，且能提升传感器产品的输出分辨率，进而有利于传感器产品的推广应用。
- 一种用于级联积分梳状滤波器的补偿滤波器-201720221018.3
- 谢亮;汪杰;张文杰;金湘亮 - 湘潭芯力特电子科技有限公司
- 2017-03-08 - 2017-12-19 - H03H17/06
- 本实用新型公开了一种用于级联积分梳状滤波器的补偿滤波器，由抽取电路和滤波电路构成，抽取电路用于2倍抽取，滤波电路用于低通滤波。滤波电路由第一子滤波器和第二子滤波器构成，两组子滤波器内部均含有一系列的抽头、滤波器系数和加法器。本结构的级联积分梳状滤波器的补偿滤波器的优点在于，通过利用多相分解技术和系数对称技术来合理地对这些抽头、滤波器系数和加法器进行删减和重新组合，改变其连接关系来降低系数的数量和与系数进行乘运算相关的寄存器数量，从而达到大量地降低寄存器和查找表的数量，最终达到降低电路的面积和功耗的目的。
- 数字内插器与内插方法-201510289337.3
- M·布拉科 - 斯沃奇集团研究和开发有限公司
- 2015-05-29 - 2017-11-21 - H03H17/06
- 本发明涉及数字内插器，其包括在第一时钟频率(f1)上接收输入信号的输入(12)，并且包括在第二时钟频率(f2)上提供内插信号的输出(18)，该第二时钟频率(f2)大于第一时钟频率(f1)。内插器包括连接到输入(12)的微分器(20)，连接到微分器输出(25)的内插器级(30)，以及连接到输出(18)并连接到内插器级(30)的输出(39)的积分器(40)。
- 一种用于级联积分梳状滤波器的补偿滤波器-201710133907.9
- 谢亮;汪杰;张文杰;金湘亮 - 湘潭芯力特电子科技有限公司
- 2017-03-08 - 2017-08-18 - H03H17/06
- 本发明公开了一种用于级联积分梳状滤波器的补偿滤波器，由抽取电路和滤波电路构成，抽取电路用于2倍抽取，滤波电路用于低通滤波。滤波电路由第一子滤波器和第二子滤波器构成，两组子滤波器内部均含有一系列的抽头、滤波器系数和加法器。本结构的级联积分梳状滤波器的补偿滤波器的优点在于，通过利用多相分解技术和系数对称技术来合理地对这些抽头、滤波器系数和加法器进行删减和重新组合，改变其连接关系来降低系数的数量和与系数进行乘运算相关的寄存器数量，从而达到大量地降低寄存器和查找表的数量，最终达到降低电路的面积和功耗的目的。
- 一种5并行快速有限冲击响应滤波器的实现-201710151783.7
- 王中风;王稷琛;林军 - 南京大学
- 2017-03-10 - 2017-07-07 - H03H17/06
- 本发明公开了一种5并行快速有限冲击响应(FIR)滤波器及其相应的硬件架构。5并行快速FIR滤波器是用来实现抽头系数为5的FIR滤波器的并行化，同时降低计算复杂度。本发明先从理论上推导了5并行快速FIR滤波器算法(FFA)，然后根据5并行FFA，设计出相应的5并行快速卷积硬件架构。由于重复使用了原始滤波器中的硬件单元，相比于传统的5抽头FIR滤波器算法，在相同的吞吐率条件下，本算法可以在增加一些加法操作基础上同时节省40％的乘法操作。而由于在硬件实现上，乘法器的面积和功耗远大于加法器，因此本架构可以节省40％的面积和功耗。将本发明运用在需要5并行FIR滤波器的场合，例如卷积神经网络、视频图像处理、无线通信等，可以提高原始滤波器的有效吞吐量，或者降低原始滤波器的功耗。
- 一种基于两层次优化的FIR滤波器设计方法及其装置-201710005157.7
- 黄翔东;张博;马欣 - 天津大学
- 2017-01-04 - 2017-06-13 - H03H17/06
- 本发明公开了一种基于两层次优化的FIR滤波器设计方法及其装置，所述方法包括以下步骤对频率采样向量进行IDFT变换得变换后的向量，再进行循环移位处理，获取移位后的向量；选择一个长度为N的常用窗和矩形窗进行卷积并归一化，得到长度为2N‑1的卷积窗；将移位后的向量和2N‑1的卷积窗点乘，得到FIR滤波器解析系数；利用演进策略对FIR滤波器解析系数做进一步优化，获取过渡值，进而构造频率采样向量；直至找到全局最优的过渡值，进而获得最终的FIR滤波器系数。本发明借助两层次优化，设计出传输曲线通带波纹小，阻带衰减大的高性能FIR滤波器；降低现有演进优化滤波器设计法的计算复杂度，提高设计效率。
- 用于脉宽调制信号的数字滤波器-201621163720.0
- 赵煌;钱泽斌 - 杭州士兰微电子股份有限公司
- 2016-10-31 - 2017-06-06 - H03H17/06
- 本申请公开了一种用于脉宽调制信号的数字滤波器。所述数字滤波器包括第一滤波器，用于对所述脉宽调制信号的预处理信号进行低通滤波，以产生第一中间信号；第二滤波器，用于对所述第一中间信号进行高通滤波，以产生音频数据；存储器，用于存储所述第一滤波器和所述第二滤波器的参数值和历史值；乘法器，用于根据所述参数值和所述历史值进行乘法运算，从而进行滤波操作；以及数据控制器，用于以分时的方式，将所述存储器和所述乘法器分别与所述第一滤波器和所述第二滤波器相连接，从而进行滤波操作。该数字滤波器可以利用共用的模块减小功耗和芯片尺寸以及降低成本。
- 离散系数FIR滤波器优化设计方法-201310714345.9
- 蒋爱民;施铃泉;李雪 - 河海大学常州校区
- 2013-12-20 - 2017-05-10 - H03H17/06
- 本发明涉及的是一种离散系数FIR滤波器优化设计方法，在加权最小二乘准则下，该方法首先将原始设计问题转换为半定规划问题，构建系数连续的原型滤波器，在此基础上，用M位比特位对原型滤波器系数进行截断，得到基准滤波器；随后在得出基准滤波器基础上结合最小二乘准则构建滤波器的设计问题，得到其半定规划松弛形式，然后结合信号稀疏表示理论对上述步骤设计问题进行进一步限制，在目标函数中引入加权项限制滤波器，实现时所需加法器个数，最后利用随机采样技术获得设计结果。本发明仿真结果表明该方法所设计的离散系数滤波器，在控制加法器个数的同时，能有效减少因系数量化所导致的性能损失。并且在阶数较高的情况下，该方法依然能取得较好效果。
- 一种基于低阶内插滤波器的自适应时延估计方法-201611063388.5
- 吴嗣亮;黄惠明;周扬;郑哲;单长胜;丁华;王磊;张晖 - 北京理工大学;中国人民解放军63999部队
- 2016-11-24 - 2017-04-26 - H03H17/06
- 本发明提供了一种基于低阶内插滤波器的自适应时延估计方法，能够实时地、最优化地合成任意连续可变的非整周期采样延时。设以任意k时刻作为起始估计时刻，根据先验信息设定时延估计值的初值。对时延估计值进行分解得到整周期延时分量和小数周期延时分量。计算索引位置变量。采用内插滤波器对观测信号进行内插运算，产生估计信号。根据观测信号和生成的估计信号，计算任意第k时刻的即时误差、滞后误差和超前误差。计算LMS自适应算法目标函数的瞬时梯度，其中采用有限差分来逼近偏导运算。计算任意第k+1时刻的时延估计值，迭代上述步骤，每次迭代后判断，当目标函数小于设定常数后，若是则该次迭代中的时延估计值作为时变延时的最终估计结果。
- 一种FIR滤波器-201510724882.0
- 胡国旺 - 胡国旺
- 2015-10-30 - 2016-03-09 - H03H17/06
- 本发明构建了一种FIR滤波器，是一种运用并行分布式算法在FPGA上实现高阶高速的FIR滤波器，滤波阶数可扩展至256阶，处理速度达127M，并且可以扩展至任意阶数的FIR滤波器，具有很大的灵活性。
- 异步采样率转换器-201280052835.0
- 埃里克·林达尔;帕埃尔·贡纳斯·里斯贝里 - ACTIWAVE公司
- 2012-10-25 - 2014-07-02 - H03H17/06
- 本发明公开了一种异步采样率转换器和方法，用于将输入信号转换为重采样的输出信号。本发明公开了一种有效的且节省成本的采样率转换器，用于将任意采样率的输入信号转换为第二采样率的重采样的输出信号。本发明公开了一种节省硬件的采样率转换器，用于将具有任意采样率的音频输入信号重采样为具有已知的采样率的输出音频信号以在音频处理器中使用。
- 采样率转换器的数据流控制机制-201180006170.5
- 安德烈·图多塞 - 意法爱立信有限公司
- 2011-01-07 - 2012-10-17 - H03H17/06
- 一种用于执行对以第一频率定时并以第二频率输出的输入数据流的采样率转换的采样率转换器，包括：用于对输入数据流进行上采样的电路(2)；用于对经上采样的输入数据流进行滤波的滤波器(3)；用于对经上采样及滤波的输入数据流进行内插的内插滤波器(4)；用于对经上采样、滤波及内抽的输入数据流进行存储的FIFO(5)，所述存储以所述第一频率执行，并且对所述FIFO的读取以所述第二频率执行，从而以第二对应速率来输出所存储数据；该采样率转换器的特征在于还包括：控制块(10)，所述控制块(10)包括用于生成所述第一频率的数控振荡器(NCO)，所述NCO的控制基于表示所述FIFO状态的信息以及表示数据调制和采样率比变化的信息。
- 多通道的CIC抽取滤波器及其实现方法-201110380245.8
- 胡应添 - 京信通信系统（中国）有限公司
- 2011-11-25 - 2012-04-04 - H03H17/06
- 本发明提供一种多通道的CIC抽取滤波器及其实现方法，该实现方法包括以下步骤：将N通道、每通道K路数据并行输入CIC抽取滤波器的积分滤波器部分，经过P级积分滤波器处理后，输出并行的N通道数据；其中，所述K路数据复用同一积分滤波器的硬件资源；对输出的N通道数据进行R倍的抽取，获得抽取后的数据；将所述抽取后的数据串行输入到P级梳状滤波器进行梳状滤波处理，处理完成后输出N*K路串行数据。本发明的多通道的CIC抽取滤波器及其实现方法，实现了CIC抽取滤波器的多个通道输入数据可以复用同一硬件资源，降低了资源的消耗，解决了多载波CIC滤波器硬件资源耗费过大的问题。
- 一种低功耗的两相结构多阶内插半带滤波器-201110067418.0
- 吴晓波;李晶;赵梦恋;赵津晨 - 浙江大学
- 2011-03-21 - 2011-09-14 - H03H17/06
- 本发明公开了一种低功耗的两相结构多阶内插半带滤波器，包括m个延迟功能模块、一个多输入加法器和一个采样功能模块，m为大于等于1的自然数，n为阶数，且n＝4m+2。本发明的两相结构内插半带滤波器充分利用内插半带滤波器的系数特性，对电路结构进行了优化，在保持性能不变的前提下，减少了一个乘法器，同时不增加额外的延迟寄存器，从而减少了逻辑运算总量，降低了硬件开销，缩小了芯片面积，进一步优化了功耗。本发明的两相结构多阶内插半带滤波器可广泛应用于通信系统、接口电路、软件无线电等领域中。
- 多速率滤波器组-200910205451.8
- 黄共镳 - 联咏科技股份有限公司
- 2009-10-23 - 2011-05-04 - H03H17/06
- 本发明提供一种多速率滤波器组，包括：迭频消除滤波器、多个乘法器区块模组、折迭区块以及数据合成器。迭频消除滤波器，接收迭频消除输入信号。乘法器区块模组接收原始信号并依序产生多个处理后信号。乘法器区块模组分别接收多个区块输入信号以及选择信号，各乘法器区块依据选择信号来组态成为降频取样区块或扩充迭频消除滤波器。折迭区块则接收选择信号以及折迭输入信号，并藉以产生折迭区块输出信号。数据合成器接收并合成折迭区块输出信号、乘法器区块模组及迭频消除滤波器的输出，以产生迭频消除滤波输出信号。
- 基于改进型BP神经网络的合路滤波器设计方法-200910101627.5
- 夏哲雷;战国科;凌访华 - 中国计量学院
- 2009-08-20 - 2011-03-30 - H03H17/06
- 本发明涉及基于改进型BP神经网络的合路滤波器设计方法，该方法包括如下步骤：改进的BP算法，BP算法使用动量下降法更新权值，另外BP算法依赖于一些由设计者指定的参数，比如初始权值，偏置值、学习速率、激活函数、网络的拓扑结构以及激活函数的增益。本发明基于激活函数增益改变梯度搜索方向的BP算法；利用改进的BP算法设计合路滤波器，采用单隐层的3层BP神经网络对微带射频滤波器进行设计，神经网络的输入为微带线的线宽、线长、耦合微带线之间的间距以及扫描频率；神经网络的目标输出为ADS采样的反射参数、传输参数、输入驻波比。本发明解决了合路滤波器多参数综合设计问题，优化了合路滤波器的设计方法。
- 数值判断装置-200910165519.4
- 施建中 - 联咏科技股份有限公司
- 2009-07-29 - 2011-03-23 - H03H17/06
- 一种数值判断装置，用来判断多个数值中一特定顺位(order)的值。该数值判断装置包含：多个接收端；多个多工模块，分别用来根据一解码结果，输出一接收端所接收的数值或一预设值；一比较模块，用来比较该多个多工模块的输出信号，以产生多个比较结果，并判断一极值；一解码模块，用来根据该多个比较结果，产生多个解码结果；一驱动模块，用来根据该特定顺位，控制该多个多工模块、该比较模块及该解码模块运作一预设次数，其对应于该特定顺位；以及一输出单元，用来输出该比较模块运作该预设次数后所判断出的该极值，以判断该特定顺位的值。
- 变频率信号的自适应低通数字滤波器-201020119555.5
- 谭文华;宣黎鑫 - 北京国能子金电气技术有限公司
- 2010-02-11 - 2010-12-22 - H03H17/06
- 公开了一种变频率信号的自适应低通数字滤波器，能够对频率变化的信号进行变频率滤波和实时滤波。变频率信号的自适应低通数字滤波器包括：锁存器，用于对输入信号进行锁存；信号频谱分析器，用于对由锁存器锁存的输入信号进行频谱分析，得到输入信号的频谱分布；信号频率仲裁器，用于根据从信号频谱分析器接收到的频谱分布裁定所需要的信号频率；自适应滤波频率计算器，用于计算由信号频率仲裁器裁定出的信号频率的截止频率；和可变截止频率低通滤波器，用于接收由锁存器锁存的输入信号，并根据自适应滤波频率计算器送来的截止频率对输入信号进行滤波，并输出滤波后的信号。
- 专利分类
