[发明专利]半导体器件制造方法

摘要

本发明提供了一种半导体器件制造方法，在SOI衬底上，通过栅极凹槽，选择性地减薄沟道区域的顶置半导体层，一方面可以提高栅控能力，减小短沟道效应，另一方面能够使第一次减薄工艺后顶置半导体层的厚度相对于现有技术更大，提高了后续的工艺窗口，特别是源漏区域的选择性外延工艺，避免了因源漏区域的顶置半导体层在第一次减薄工艺之后厚度过小而导致的顶置半导体层脱落。

主权项

一种半导体器件制造方法，其特征在于包括如下步骤：提供SOI衬底，所述SOI衬底具有埋置氧化层和顶置半导体层；进行第一次减薄工艺，将所述顶置半导体层的厚度减小；在所述顶置半导体层上形成虚设栅极堆栈和源漏区域，其中，所述虚设栅极堆栈包括虚设栅极绝缘层，虚设栅极，栅极侧墙；全面性沉积层间介质层以覆盖所述虚设栅极堆栈和源漏区域；进行平坦化工艺处理，去除部分所述层间介质层，暴露出所述虚设栅极堆栈的顶面；去除所述虚设栅极堆栈中的所述虚设栅极和所述虚设栅极绝缘层，形成栅极凹槽，并通过所述栅极凹槽暴露出所述顶置半导体层；经由所述栅极凹槽，进行第二次减薄工艺，选择性地减薄半导体器件沟道区域的所述顶置半导体层；形成栅极绝缘层和栅极。