[发明专利]一种混合型PUF电路

摘要

本发明公开了一种混合型PUF电路，包括基本PUF电路和控制PUF电路，判决型PUF电路实现基本PUF电路，寄存器和上电初始值PUF电路交替设置来实现控制PUF电路，寄存器内存储的控制信号和上电初始值PUF电路生成的信号拼接后形成生n位激励信号作为基本PUF电路的使能信号，每一位激励信号在基本PUF电路中需要通过第一延迟电路单元和第二延迟电路单元构成的两条不同的延迟路径，该基本PUF电路的输出数据是由两条延迟路径之间的延迟差产生，在这两条延迟路径中，每个延迟电路单元根据相应的激励信号完成开关操作，决定上升沿信号按照直线传播或者交叉传播，并最终通过判决器生成PUF输出信号；优点是具有较高的可靠性和随机性，防御模型攻击和机器学习攻击的能力均较强。

主权项

一种混合型PUF电路，其特征在于包括基本PUF电路和控制PUF电路，所述的基本PUF电路为判决型PUF电路；所述的基本PUF电路包括判决器和n位延迟电路，所述的判决器具有第一输入端、第二输入端和输出端，所述的延迟电路由两个延迟电路单元组成，所述的延迟电路单元具有第一输入端、第二输入端、输出端和使能端，两个延迟电路单元分别为第一延迟电路单元和第二延迟电路单元，所述的延迟电路中第一延迟电路单元的第一输入端和第二延迟电路单元的第一输入端连接且其连接端为所述的延迟电路的第一输入端，所述的延迟电路中第一延迟电路单元的第二输入端和第二延迟电路单元的第二输入端连接且其连接端为所述的延迟电路的第二输入端，所述的延迟电路中第一延迟电路单元的输出端为所述的延迟电路的第一输出端，所述的延迟电路中第二延迟电路单元的输出端为所述的延迟电路的第二输出端，n为大于等于2的整数；第m位延迟电路的第一输出端和第m+1位延迟电路的第一输入端连接，第m位延迟电路的第二输出端和第m+1位延迟电路的第二输入端连接，第n位延迟电路的第一输出端与所述的判决器的第一输入端连接，第n位延迟电路的第二输出端与所述的判决器的第二输入端连接；m＝1，2，…，n‑1；所述的控制PUF电路包括n位控制信号产生电路，第2k+1位控制信号产生电路为寄存器，第2j位控制信号产生电路为上电初始值PUF电路，所述的寄存器用于存储并输出外部输入的控制信号；当n为奇数时，k＝0，1,2，…，(n‑1)/2；j＝1,2，…，(n‑1)/2；当n为偶数时，k＝0，1,2，…，(n‑2)/2；j＝1,2，…，n/2；第g位控制信号产生电路的输出端分别与第g位延迟电路中第一延迟电路单元的使能端和第二延迟电路单元的使能端连接，g＝1，2，…，n，符号“/”表示除运算符号；第1位延迟电路的第一输入端和第二输入端连接且其连接端为所述的混合型PUF电路的输入端，所述的判决器的输出端为所述的混合型PUF电路的输出端。