[发明专利]一种基于L型天线阵列的相位干涉仪测向装置及解算方法

摘要

本发明涉及的是雷达接收机及其信号处理领域，特别涉及一种基于L型天线阵列的相位干涉仪测向装置及解算方法。一种基于L型天线阵列的相位干涉仪测向装置，其组成包括L型五元天线阵1、微波前端2、中频采样单元3和基带处理单元4，其中中频采样单元3包括了5个通道的中频采样模块，基带处理单元4包括了FPGA和DSP两个主要处理器。本发明中的基于L型天线阵列的相位干涉仪测向解算方法是利用了CORDIC算法矢量模式下的流水线结构并在FPGA内部实现测向解算，该方法大大减少了传统的基于数据查找表模式的测向解算对于存储器单元的占用，优化了系统硬件资源使用，同时流水线结构也保证了该测向装置的测向解算实时性。

主权项

1.一种基于L型天线阵列的相位干涉仪测向装置，其组成包括L型五元天线阵(1)、微波前端(2)、中频采样单元(3)和基带处理单元(4)，其特征在于：其中中频采样单元(3)包括了5个通道的中频采样模块，基带处理单元(4)包括了FPGA和DSP两个主要处理器，L型五元天线阵(1)接收来自辐射源的射频平面波信号，分别以方位角和俯仰角的形式入射到微波前端(2)，微波前端(2)输出5个通道的中频信号到中频采样单元(3)中的5个通道的中频采样模块，5个通道的中频采样模块输出的数字量送到基带处理单元(4)中的FPGA处理器，FPGA处理器与DSP处理器之间通过地址线和数据线实现通信、控制与数字信号处理；FPGA内部的具体实现过程如下：步骤1：测角公式是一个反正弦函数，这时统一的CORDIC算法应该选择矢量模式，令参数值m＝1，则式中的yn将逐渐接近于定值c，迭代关系式为： x n + 1 = x n + S n · y n · 2 - n y n + 1 = y n - S n · x n · 2 - n z n + 1 = z n - S n · a r c t a n ( 2 - n ) ]]>在n次迭代计算之后得到的输出结果是： x n = ( A n · x 0 ) 2 + c 2 y n = c z n = z 0 + a r c s i n ( c A n · x 0 ) ]]>式中An为畸变因子，当n→∞的时An趋近于1.647，可知，迭代过程的初值应当设为：x0＝1/An，y0＝0，z0＝0，c0＝c，可以计算得到arcsin(c)的角度；步骤2：反正弦函数的值域在[-1,1]之间，将输入数据x，y的长度取为16位二进制数，其中，最高位是输入数据的符号位，剩下的位数作为小数位，由于采用浮点数的迭代计算过程需要耗费更多的硬件资源，不利于进行硬件实现，所以在数据处理时用215来表示系统的输入值1，用定点计算来解决这个问题，当有待求的正弦值为0.0833时，应该把0.0833×215所得的结果作为c值作为输入；将统一的CORDIC表达式与相位干涉仪的测角公式进行对比可知，当入射波的频率为2GHz时，输入值c＝φ/π，在相位差范围内系统的测角范围θ∈(-90°,90°)；当入射波频率为3GHz时，输入值c＝2φ/3π，相位差范围内的测角范围θ∈(-41.8°,41.8°)；而入射波频率达到4GHz时，输入值c＝φ/2π，相位差范围内的测角范围θ∈[-30°,+30°]，阵元间距的取值能够保证在整个频段内对[-30°,30°]方向的入射无线电波进行测向；步骤3：与输入数据处理相类似，迭代计算过程中使用的角度累加器采用4位十六进制数表示，θ跟z之间的换算关系可以表示成：z＝θ/π×215，预先设定的旋转角计算公式为步骤4：模块中通过设置一个符号标志位sig来标定输入数据的符号，输入数据c的格式是经过变换的16位二进制数，其中最高位代表数据的符号，因此可以根据符号位进行正负的判断，当输入数据c为正值时，令符号标志位sig＝0，经过前处理模块后的输入值保持不变；当输入数据c为负值时，令符号标志位sig＝1，并通过中间寄存器将c的最高位变为0后输出与之相对的正值数据记为c_in；步骤5：迭代计算部分采用流水线结构设计，由于y0＝0，z0＝0，故不再设置外置的y、z输入端，而是直接在内置的寄存器中赋给其初值：x0＝1/An＝0.607529，乘上215化为16位二进制数为0100110111000011；数据输入端为c_in，预先设定的角度值，第一次偏转的角度为45°，经过角度变换化为十六进制后用于模块的编程设计，随着流水线级数的增高，预设角度值越来越小，并不断趋近于最终角度，从而得到精度较高的输出数据；采用15级流水线结构，需要注意的是移位运算的位数将会随级数的增高而增加，最后的输出记为phase_out；步骤6：读取前处理模块的输出标志位sig的值，如果sig的值为0，代表原数据为正值输入，可以将phase_out的输入值送给phase_real输出；若sig值为1，表示原输入为负值，则需要把输出正值数据转变为相对应的负值，通过中间寄存器phase_mid把输入数据的最高位变为1，变换后的数据通过输出端phase_real输出；CORDIC算法流水线结构将三角函数运算转化为加减、移位迭代运算，主要使用逻辑运算单元，降低了硬件实现过程的复杂性；流水线结构分为多级依次进行，每一级之间都是相互独立的运算单元；不同级数的运算单元中移位操作的位数也不相同，在进行第n次迭代运算时，xn和yn都需要向右移n位；在迭代运算的过程中输入的数值c要应用于Sn的判断中，需要输入的数值c不随迭代级数的变化而产生变化，因此通过设置一组寄存器，将输入值在流水线不同级之间传递下来；如图5中所示，Sn的取值是取决于yn和输入值c差值的符号位rn[15]，rn[15]＝0时代表yn≥c，此时Sn的取值为1，否则Sn取值为-1。