[发明专利]堆叠纳米线MOS晶体管制作方法有效
| 申请号： | 201510575026.3 | 申请日： | 2015-09-10 |
| 公开（公告）号： | CN106531632B | 公开（公告）日： | 2020-01-03 |
| 发明（设计）人： | 殷华湘;马小龙;秦长亮;朱慧珑;陈大鹏 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 11345 北京蓝智辉煌知识产权代理事务所(普通合伙) | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种堆叠纳米线MOS晶体管制作方法，包括：在衬底上形成沿第一方向延伸的多个鳍片；在每个鳍片中形成多个纳米线，相邻纳米线之间具有保护层；在纳米线上形成沿第二方向延伸并包围多个纳米线的伪栅极堆叠；在伪栅极堆叠两侧形成源漏区，源漏区之间的多个纳米线构成沟道区；刻蚀去除伪栅极堆叠；刻蚀去除保护层，露出悬空的多个纳米线；在多个纳米线上形成沿第二方向延伸并包围多个纳米线的栅极堆叠。依照本发明的堆叠纳米线MOS晶体管制作方法，通过多次回刻、侧向刻蚀沟槽并填充，形成了质量良好的纳米线沟道，同时利用保护层减小纳米线表面缺陷，以较低的成本充分增大导电沟道有效宽度从而提高驱动电流和可靠性。 | ||
| 搜索关键词： | 堆叠 纳米 mos 晶体管 制作方法 | ||
【主权项】：
1.一种堆叠纳米线MOS晶体管制作方法，包括：/n在衬底上形成沿第一方向延伸的多个鳍片；/n在每个鳍片中刻蚀形成多个纳米线；/n在相邻纳米线之间沉积保护层；/n在纳米线上形成沿第二方向延伸并包围多个纳米线以及沉积在纳米线之间的保护层的伪栅极堆叠，伪栅极堆叠包括垫氧化层和伪栅极层；/n在伪栅极堆叠两侧形成源漏区，源漏区之间的多个纳米线构成沟道区；/n刻蚀去除伪栅极层；/n一次性刻蚀去除保护层和垫氧化层，露出悬空的多个纳米线；/n在多个纳米线上形成沿第二方向延伸并包围多个纳米线的栅极堆叠。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510575026.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
